图1
在讨论译码器的功能前我们来看一下译码器的内部结构，下图是一个主要由与门电路构成的2输入译码器，其输出共有22个（即4），从图上可以每个其输出对应于一个最小项。在这电路中当输入BA的取值为10，即对应于十进制数的2时，其F2输出为高电平，其余的输出为0。
图2
下图同样是一个2输入的译码器，但由于其主要使用了与非门构成的，其每个输出对应于一个最小项的非。在这电路中，当输入BA的取会为10时，其输出F2不再为1,而是输出为0，其余的输出为1。
我们将下面这种译码器电路看作输出低电平有效（即当输入变量对应于十进制i时，其对应的第i个输出端为低电平，其余为高电平）。而前面的译码器当然就是高电平有效了。
图3
上面列出的两个电路为2输入的情况，对于输入为2个以上的情况也与此相同，同样可以有输出高电平有效的，也有输出低电平有效的。 由于任何一组合逻辑电路都可以写成最小项表达式的形式，而译码器电路的输出列出了该电路的所有最小项表达式（或最小项的非表达式），故我们可能用译码器电路实现各种组合逻辑电路。
例 用译码电路实现F(X,Y,Z)=∑(0,1,4,6,7)=∏M(2,3,5)
我们实现该逻辑功能可以有几种方法，下图列出了四种方法，从这四个图中你应可以总结出其规律。
其中：
图a为高电平有效输出加或门的实现方法；
图b为低电平有效输出加与非门的实现方法；
图c为高电平有效输出加或非门的实现方法；
图d为低电平有效输出加与非门的实现方法；
图4 在中规模集成电路中经常会碰到使能端（Enable Pin），使能端可以是输入，也可以是输出，其是用来扩展中规模集成电路功能的输入/输出端，下图a是一个2输入译码器上加上一个输入E，由于输入端E的加入，其功能发生了变化,当E=0时,其输出全部为0,而该译码器在没有加上E端时,其为高电平有效,这时其输出端没有一个处于有效工作状态，我们可以理解为E=0时，该译码器不工作；当E=1时，我们看到，其译码器可以正常工作，我们把这种输入端在E=1时能正常工作的使能端叫做高电平有效。下图b为其简化的逻辑符号。
图5
下图是使用使能端将两个2输入的译码器转变为3输入的译码器的例子，在下图中当I2为低电平时，第1个译码器的使能端为高电平，其正常工作，而第2个译码器此时不工作，于是译码器1的输出对应于输入I3I2I1的0～3；当I2为高电平时，译码器2工作，而译码器1不工作，故其输出对应于输入I2I1I0的4～7，故下图电路实现了利用使能端将2输入的译码器扩展为3输入的译码器。
图6 在中规模集成电路中译码器有几种型号，使用最广的通常是74138，其是一个3到8的译码器，下图是其逻辑符号及管脚排布，下表中列出了该器件的逻辑功能，从表中可以看出其输出为低电平有效，使能端G1为高电平有效，/G2,/G3为低电平有效，当其中一个为低电平，输出端全部为1。
图7
例 试用74138实现函数F(X,Y,Z)=∑m(0,2,4,7)
用74138实现函数与前面讲到的译码器实现逻辑函数的方法相同，但须注意两点：
174138的输出是低电平有效，故实现逻辑功能时，输出端不可接或门及或非门（因为每次仅一个为低电平，其余皆为高电平）；
274138与前面不同的是，其有使能端，故使能端必须加以处理，否则无法实现需要的逻辑功能。下图给出了其最终的电路。
图8
显示译码 在数字系统中常见的数码显示器通常有：发光二极管数码管(LED数码管)和液晶显示数码管(LCD数码管)两种。发光二极管数码管是用发光二极管构成显示数码的笔划来显示数字，由于发二极管会发光，故LED数码管适用于各种场合。液晶显示数码管是利用液晶材料在交变电压的作用下晶体材料会吸收光线，而没有交变电场作用下有笔划不会听吸光，这样就可以来显示数码，但由于液晶材料须有光时才能使用，故不能用于无外界光的场合（现在便携式电脑的液晶显示器是用背光灯的作用下可以在夜间使用），但液晶显示器有一个最大的优点就是耗电相当节省，所以广泛使用于小型计算器等小型设备的数码显示。
下图是LED数码管的内部结构及显示数码的情况，其是一个阳极连在一体的一种LED数码管，我们通常称为共阳极数码管。既然有共阳数码管，那么就有共阴数码管，这里没有画出其内部结构，请你自行画一下。
图9 发光二极管点亮只须使其正向导通即可，根据LED的公共极是阳极还是阴极分为两类译码器，即针对共阳极的低电平有效的译码器；针对共阴极LED的高电平输出有效的译码器。
4511是输出高电平有效的CMOS显示译码器，其输入为8421BCD码，下图和表分别4511的管脚排布、逻辑符号和逻辑功能表。
图10
图中：
/LT:试灯极，低电平有效，当其为低电平时，所有笔划全部亮，如不亮表示该笔划有问题；
/BL:灭灯极，低电平有效，当其为低电平时，不管输入的数据状态如何，其输出全为低电平，即所有笔划熄灭；
/ST/LE:选通/锁存极，其是一个复用的功能端，当输入为低电平时，其输出与输入的变量有关；当输入为高电平时，其输出仅与该端为高电平前的状态，并且输入DCBA端不管如何变化，其显示数值保持不变。
D,C,B,A:8421BCD码输入，其D位为最位；
a～g:输出端，为高电平有效，故其输出应与其阴极的数码管相对应。 LCD译码驱动器电路与LED的译码驱动电路不同，其输出不是高电平或低电平，而是脉冲电压，当输出有效时，其输出为交变的脉冲电压，否则为高电平或低电平。
译码器是将什么转换为什么的电路？
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。
或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。
对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
扩展资料：
变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
-译码器
用3/8译码器74LS138和门电路构成全加器,怎么用逻辑表达式求解？
译码器是将输入数据转换成相应的输出控制信号的电路 。
http://baikebaiducom/linkurl=DiDfJRBJnDA2Uy0ejeKFAfYTF03tFkSjOzqUVj5N5KogtI08Pex4o5jPT2OfjBt5
如：三八译码器 74ls138 ，输入三位二进制，输出八个控制信号；
七段译码器 74ls48 ，输入 BCD 码，输出 LED 数码管的 7 段显示码。
74HC138怎么组成32线译码器怎么连接法，求电路图
首先得弄清楚全加器的原理，你这里说的应该是设计1位的全加器。
全加器有3个输入端：a,b,ci；有2个输出端：s,co
与3-8译码器比较，3-8译码器有3个数据输入端：A,B,C；3个使能端；8个输出端，OUT(0-7)。
这里可以把3-8译码器的3个数据输入端当做全加器的3个输入端，即3-8译码器的输入A、B、C分别对应全加器的输入a,b,ci；将3-8译码器的3个使能端都置为有效电平，保持正常工作；这里关键的就是处理3-8译码的8个输出端与全加器的2个输出的关系。
现在写出全加器和3-8译码器的综合真值表：
（A/a,B/b,C/ci为全加器和译码器的输入，OUT为译码器的输出（0-7），s为加法器的和，co为加法器的进位输出）PS:假定译码器的输出为高电平有效。
A/a B/b C/ci OUT s co
0 0 0 0 0 0
0 0 1 1 1 0
0 1 0 2 1 0
0 1 1 3 0 1
1 0 0 4 1 0
1 0 1 5 0 1
1 1 0 6 0 1
1 1 1 7 1 1
根据上面的真值表，可以设计出电路图：
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入，或门的输出作为加法器的进位输出。即完成了加法器的设计。
回过头来分析：
当加法器的输入分别为：a=1,b=0,ci=1时，对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
七段显示译码器是指什么样的电路
输入端为EDCBA，其中低三位CBA分别连接4片73HC138的输入端，用高二位ED实现片选。
将5线-32线译码器的5根输入线A4A3A2A1A0分成两组，低三位A2A1A0接至每个138的输入端，高两位A4A3用来产生片选信号，A4A3的组合状态共4个，每个状态的输出接至138的对应控制端即可。
片选信号产生方法很多。最简单的就是将A4A3接到2:4译码器（74LS139)输入端，四个输出接到四个138的控制端即可，每个138剩余的两个控制端直接接相应电平。
扩展资料：
利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。
74HC138与74HC238逻辑功能一致，只不过74HC138为反相输出。
-74HC138
使用这个译码器电路，主要是针对输出4位16进制BCD码的元器件，如4位计数器、单片机4位输出等等；因为输出才4位，为了与的七段数码管显示字符的笔画相对应，所以需要到这种译码器电路。如单片机可输出7位数据对应数码管的7个笔画，就不需要这个译码器了。
