低电平。
输入端(没有其它信号来源)通过电阻接地或不通过电阻接地均为低电平。
TTL输入端如果不用，也不要悬空，不接电阻为高电平，但因为是高阻，很容易被干扰成低电平，一般是通过电阻到地，使之成为低电平或加上拉电阻到电源成为可靠的高电平。
扩展资料：
数字电路中，把电压的高低用逻辑电平来表示。逻辑电平包括高电平和低电平这两种。不同的元器件形成的数字电路，电压对应的逻辑电平也不同。在TTL门电路中，把大于3.5伏的电压规定为逻辑高电平，用数字1表示；把电压小于0.3伏的电压规定为逻辑低电平，用数字0表示。数字电路中，数字电平从高电平（数字“1”）变为低电平（数字“0”）的那一瞬间叫作下降沿。
百度百科-低电平
ttl集成逻辑门电路的输入和输出结构均采用半导体三极管，所以称晶体管—晶体管逻辑门电路，简称ttl电路。ttl电路的基本环节是反相器。
当输入高电平时，
ui=3.6v，
vt1处于倒置工作状态，
集电结正偏，发射结反偏，
ub1=0.7v×3=2.1v，
vt2和vt4饱和，
输出为低电平uo=0.3v。
当输入低电平时，
ui=0.3v，
vt1发射结导通，ub1=0.3v+0.7v=1v，
vt2和vt4均截止，
vt3和vd导通。
输出高电平
uo
=vcc
-ube3-ud
≈5v-0.7v-0.7v=3.6v采用推拉式输出级利于提高开关速度和负载能力
vt3组成射极输出器，优点是既能提高开关速度，又能提高负载能力。
当输入高电平时，vt4饱和，ub3=uc2=0.3v+0.7v=1v，vt3和vd截止，vt4的集电极电流可以全部用来驱动负载。
当输入低电平时，vt4截止，vt3导通(为射极输出器)，其输出电阻很小，带负载能力很强。
可见，无论输入如何，vt3和vt4总是一管导通而另一管截止。
这种推拉式工作方式，带负载能力很强。
