全加器的数字电路学习机连接方法
上图是一个8位二进制奇校验电路，由4个全加器组成，每个全加器有3个输入，那么3个全加器有9个输入，只用其中8个输入端，将多余的一个接地（逻辑0），3个全加器的输出端再接到第4个全家器的输入端，就构成了奇校验器。
如果要构成偶校验器的话，就把多余的一个全加器的输入端（上图中是第3个全加器的c_in端）接高电平（逻辑1）就行了。
不能采用你说的方式：若这样，开关断开时，逻辑门输入端处于悬空状态，对于TTL电路相当于输入高电平，对于CMOS电路则是受外部干扰且可能随时变化的不确定状态。采用单刀双掷开关，切换时也存在短暂的悬空状态。
一般实验箱采用下图形式，开关断开时由电阻R提供另一种电平，R阻值根据逻辑电路类型不同确定，通常为数千欧至数十千欧。
