TTL 门电路和CMOS门电路输入端悬空的区别：
1、结构不同。
TTL门电路是由晶体管构成的逻辑电路，CMOS门电路以MOS管作为开关器件的门电路是CMOS门电路，其中为P-MOS管和N-MOS管构成互补的结构形式。
2、电压电流不同。
由于器件的电压不同，TTL电路和CMOS电路定义的高低电平电压以及电流不一样。所谓的需要加TTL信号就是可以以TTL标准的高或低电平信号来触发它，而所谓的TTL信号是一个电平标准。
扩展资料：
门电路的相关要求规定：
1、从逻辑关系看，门电路的输入端或输出端只有两种状态，无信号以“0”表示，有信号以“1”表示。也可以这样规定：低电平为“0”，高电平为“1”，称为正逻辑。反之，如果规定高电平为“0”，低电平为“1”称为负逻辑
2、凡是对脉冲通路上的脉冲起着开关作用的电子线路就叫做门电路，是基本的逻辑电路。门电路可以有一个或多个输入端，但只有一个输出端。
3、门电路的各输入端所加的脉冲信号只有满足一定的条件时，“门”才打开，即才有脉冲信号输出。从逻辑学上讲，输入端满足一定的条件是“原因”，有信号输出是“结果”，门电路的作用是实现某种因果关系──逻辑关系。
-门电路
为什么CMOS门电路的输入端通过电阻接地时，总是相当于低电平
内部都是基本门电路。
门电路是有集成制造的场效应管（CMOS门电路）、三极管（TTL）、电阻、二极管构成。
内部三极管、场效应管都工作在开关状态。
由于各种门电路、厂家工艺等原因，内部电路不完全相同，所以原理不赘述了。
想学的话，首先要学会三极管基本电路（模电知识），逻辑电路（数电知识）才好理解。
为什么要在CMOS逻辑门电路输入和输出端加保护和缓冲电路
就是把输入端通过电阻接到了地，COMS元件是电压控制的，输入电流很小（近乎是0），在电阻上的压差几乎是0（欧姆定律），也就是电阻两端电位相等，地就是0电位，就是低电平。
因为CMOS电路输入阻抗很高，输入端通过电阻接地时，所以相当于低电平。
CMOS是高阻抗电路，输入端通过电阻接地就是把输入端下拉到低电平，因为这个电阻远小于输入阻抗。
扩展资料：
由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，两个漏极相连作为输出端，如图1(a)所示，则两管正好互为负载，处于互补工作状态。
当输入低电平(Vi=Vss)时，PMOS管导通，NMOS管截止，输出高电平，如图1(b)所示。 ·
当输入高电平（Vi=VDD）时，PMOS管截止，NMOS管导通，输出为低电平，如图1(c)所示。
两管如单刀双掷开关一样交替工作，构成反相器。
-CMOS电路
TTL门和CMOS门悬空引脚如何处理
《数字电子技术基础（第2版）学习指导与解题指南》
另外，CMOS门电路输出的低电平也受输入端数目的影响。输入端数越多，则串联的NMOS管越多，输出的低电平电压也越高。为了避免经过多次串、并联后带来的电平平移和对输出特性的影响，实际的CMOS门电路常常引入反相器作为每个输入端和输出端的缓冲器，大大改善了CMOS门电路的电气特性（比如电压传输特性、输入特性、输出特性、动态特性等）。
TTL门电路与CMOS门电路各有什么特点，它们
TTL门的输入引脚可以悬空，悬空状态的输入相当于高电平输入。CMOS输入引脚不能悬空，应接高电平或0。两种电路的没用的输出均可以悬空或连接合适的负载。
根据门电路的相关逻辑关系，对其输出存在较大影响的输入引脚应尽可能连接到稳定的电平上，大致可分为以下几种情况：
1、TTL门电路一般由晶体三极管电路构成。对于TTL电路多余输入端的处理，应采用以下方法：
（1）TTL与门和与非门电路：
将多余输入端接高电平，即通过限流电阻与电源相连接；
根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平；通过大电阻接地，这也相当于输入端外接高电平；
若TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。
（2）TTL或门、或非门：
接低电平或者接地；
由TTL输入端的输入伏安特性可知，当输入端接小电阻时输入端的电压很小，相当于接低电平，所以可以通过接小电阻到地。
2、CMOS 门电路一般是由MOS管构成，在使用CMOS门电路时输入端特别注意不能悬空
（1）与门和与非门电路：多余输入端应采用高电平，即可通过限流电阻接电源。
（2）或门、或非门电路：多余输入端的处理方法应是将多余输入端接低电平，即通过限流电阻接地。
扩展资料
MOS电路输入引脚不能悬空，TTL电路需要慎重选择大电阻原因如下：
MOS电路是电压型的器件，CMOS电路的输入端对电压敏感，任何悬空的引脚上的电压将受外界的影响而变成不定态。不用时必须接地 或 接VCC
TTL电路中是BJT，其正常工作要有一定的电流偏置。输入电流太小则不能提供BJT状态翻转的必要工作条件。
CMOS输入若悬空，工作中可能会积聚电荷，使得输入管脚电压升高。当改电压升高到一定值（约vcc/2)时，上下管会同时导通，大电流从VCC直接灌入GND，导致器件的损坏，所以很多CMOS器件的输入管脚内都配置成弱上拉/弱下拉。
COMS电路输入端是场效应管，他的输入阻抗相当大，如果输入开路机会感应很高的电压将管子击穿。TTL电路内部是普通的PN结做的，他的输入阻抗较小，如串大电阻输入信号就不够
常用的cmos集成门电路型号
特点得细究很多东西,就是相关器件性能问题TTL门是由晶体三极管和一些电阻组成,而CMOS门是MOS门的一种,由P型和N型沟道两种绝缘栅场效应管（有些有电阻）组成所以,TTL门输出内阻较低(一般只有几欧到几十欧）,电压摆幅较小,静态功耗相对较大(1~22mW）,抗干扰能力较弱；CMOS门输出内阻很大,电压摆幅较大(3~20V),静态功耗很小抗干扰能力较强等等它们多余的输入端处理大致相同,或门、或非门及与或非门可接低电平或,具体措施是通过小于500欧（CMOS接任意大小的电阻）的电阻接地或直接接地与门和与非门接高电平,具体措施是通过电阻（约几千欧）接Ucc或Udd,TTL 门还可以通过大于2千欧的电阻接地大致就这样,在有需要和允许的情况下还可以和有用端并联连接
CMOS传输门（Transmission Gate）是一种既可以传送数字信号又可以传输模拟信号的可控开关电路。CMOS传输门由一个PMOS和一个NMOS管并联构成，其具有很低的导通电阻（几百欧）和很高的截止电阻（大于10^9欧）。今天介绍一些简单出的集成电路，均为双列直插(DIP)的封装形式，分别是4011/4013/4069以及4017，前三个芯片有14个引脚，后面一个有16个引脚。引脚的识别顺序是将集成电路正面摆放，有缺口的一端在上面，左上端的引脚为第一脚，左下端的最后一个引脚为电源正极，右上端为电源负极。
下面我们来分别介绍一下以上4种CMOS集成电路。
门电路
（1）4069（六反相器，也就是六个非门）
反相器是执行逻辑“非”，也就是反相功能的逻辑器件，反相器也可以称为“非门”，如下图所示。
4069芯片实物图
反相器是执行逻辑“非”，也就是反相功能的逻辑器件，反相器也可以称为“非门”，4069内封装了6个反相器，这六个反相器功能一样，如下图所示。
4069引脚功能排列示意图
逻辑特点：
输入端A为低电平“0”状态时，输出端Y为高电平“1”状态；
输入端A为高电平“1”状态时，输出端Y为低电平“0”状态；
4069芯片真值表
（2）4011（四2输入端与非门）
与非门，顾名思义，就是先执行“与”功能，再执行非功能。4011内部共封装四个与非门，每个与非门均有两个输入端，1个输出端。这四个与非门功能，参数一致，随意使用，千万不要接错引脚，否则芯片可能被烧坏。
4011芯片实物图
4011芯片里面有4个与非门电路，如下图所示。
4011引脚排列示意图
与非门逻辑特点：
只有当输入端全部为高电平“1”状态时，输出端才为低电平“0”状态；
在其他输入状态下，输出端均为高电平“1”状态。
4011真值表
触发器
触发器与门电路一样，都是逻辑电路，。门电路属于组合逻辑电路，触发器属于时序逻辑电路。组合逻辑电路的特点是，电路的输出状态完全由该时刻的输入状态决定，输入状态发生变化，输出状态也随着发生相应的变化。而时序逻辑电路的输出状态不仅仅取决于该时刻的输入状态，还与前一时刻的输入状态有关，它的状态变化经常是借助时钟脉冲的“触发”作用，因此，分析电路时必须考虑时钟脉冲的各种有关因素，它的另一重要特点是具有记忆数码（0或1）的功能。
触发器是计数器、分频器、移位寄存器等电路的基本单元电路之一，是这些电路的重要逻辑单元电路，在信号发生、波形变换、控制电路中也常常使用触发器。常用的触发器有D触发器、J-K触发器、R-S触发器、施密特触发器等，这里我们介绍最常用的D触发器——4013（双D触发器）。
4013实物图
4013内部共有两个D触发器，这两个触发器的功能参数都是一样的。
4013芯片引脚示意图
D触发器的输出状态的改变依赖于时钟脉冲的触发作用，即在时钟脉冲触发时，输入数据。D触发器由时钟脉冲上升沿触发，置位和复位有效电平为高电平“1”。D触发器通常用于数据锁存或者控制电路中。
4013的工作过程是：
R=0,S=0,在CP脉冲上升沿的作用下，Q=D;
R=0,S=1,无条件置位，Q=1，该状态又称“置1”；
R=1,S=0,无条件复位，Q=0，该状态又称“置0”；
R=0,S=0,CP=0，Q保持状态不变。
4013真值表
计数器
在数字电路中，计数器应用非常广泛，它属于计数器件，不仅用于 记忆脉冲个数，也用于分频、定时、程序控制、逻辑控制等电路中、计数器品种较多，按计数单元更新状态的不同，分为同步计数器和异步计数器两大类。同步计数器各个计数单元电路共用一个时钟，它们的状态变化是同步进行的，因此它们具有工作频率高、时间延迟小等优点，但要求CP时钟脉冲的功率较大，电路较复杂、异步计数器各个计数单元不共用一个时钟，后级的时钟可以是前级的输出。因此，异步计数器的优缺点正好与同步计数器相反。计数器按计数形式可分为二进制、十进制、N进制、加/减计数器、可逆计数器等，这里我们介绍常用的十进制计数器4017（十进制计数/分频器）
4017芯片实物图
4017芯片内部共有一个计数器，如下图所示。
4017引脚功能排列示意图
4017芯片工作过程是：
RST=0、!EN=0时，计数脉冲从CP输入，在脉冲上升沿的作用下计数；
RST=0、CP=1时，计数脉冲从!EN输入，在脉冲下降沿的作用下计数；
RST=1时，无论CP、!EN为任何状态，均无条件复位，此时，Q0=1，CP=0，!EN=0，输出状态不变化。
4017每计数1次，Q0~Q9依次输出高电平，且每次只有1个Q端保持高电平，该高电平持续到下一个计数脉冲到来为止。Q0~Q9端的变化，相当于把计数脉冲依次从Q0移到Q9，因此，它们起到了脉冲分配和计数作用。在计数到第5个脉冲时，进位输出端CO由“1”变为“0”，待第10个计数脉冲来到时CO又由“0”变为“1”，即每计数10个脉冲，产生1个负跳变，由此可作为进位信号输出。
