这主要是相对以前用原理图做电路时候来说的吧，那时候要加个ram，要做个加法，做个选择器，全部都要手动添加元器件，所以电路一般不会做的太复杂，否则自己都不晓得是否能work的。
现在用verilog或者VHDL语言来描述电路，可以相对写的要多复杂有多复杂，只要硬件电路能实现，复杂已不是主要问题了。
为什么说可以用verilog构成复杂的电路结构
核心提示这主要是相对以前用原理图做电路时候来说的吧，那时候要加个ram，要做个加法，做个选择器，全部都要手动添加元器件，所以电路一般不会做的太复杂，否则自己都不晓得是否能work的。现在用verilog或者VHDL语言来描述电路，可以相对写的要多复
版权声明 本文仅代表作者观点，不代表本站立场。
如遇本文系为网络转载到本站发表，图片或文章有版权问题的请联系客服确认后会立即删除文章。
如遇本文系作者授权本站发表，未经许可，不得转载。
如遇本文系为网络转载到本站发表，图片或文章有版权问题的请联系客服确认后会立即删除文章。
如遇本文系作者授权本站发表，未经许可，不得转载。
24小时热闻
友情链接
(c)2008-2022 GuangFuQiang.com All Rights Reserved,Template by 广富强博客