开展课程思政示范课程、教学名师和团队的认定工作，是深入实施《高等学校课程思政建设指导纲要》，全面推进课程思政建设、提高课程育人实效、落实立德树人根本任务的具体举措。本文汇总了 南京理工大学首批国家级课程思政示范课程案例，供各院校教师学习、借鉴。
普通本科教育课程思政案例
《数字逻辑电路》
课程简介
“数字逻辑电路”课程是电子信息与电气工程类专业的工程基础课，提供数字技术和数字系统的基本概念、基本原理和基本技能，学习数字电路的分析与设计方法，培养工程实践能力、创新精神，以及工程师的使命与责任，同时为后续专业课程的学习以及适应现代信息社会的快速变化奠定坚实的基础。
教师简介
王建新
01
案例一：数字电路发展史
第一单元：课程导论
思政育人目标
1. 培养科学精神；
2. 培养奋斗精神和民族自豪感。
思政育人案例设计
教学内容：
1. 课程性质与作用；
2. 数字电路的发展历史；
3. 数字电路的应用。
思政融入点
1.二进制的发明与数字电路的诞生
每一门学科的发展史上，都有一些科学家，勇攀科学高峰，突破认知的禁区。二进制的发明、布尔代数的建立、真空三极管的发明、数字电子学的诞生、第一台计算机的成功研制，也不例外。通过学习这些技术的发明过程和学科知识的发现过程，激发学生的科学精神。
2.我国数字技术的发展
在那被封锁孤立的国际环境中，我国科技人员自力更生、艰苦奋斗，研制成功我国第一台电子计算机，体现出我国科技工作者的奋斗精神和奉献精神。
通过介绍业界第一个破百亿晶体管的华为5G SOC芯片，以及“国之重器”超级计算机的计算能力，提升学生的民族自豪感。
02
案例二：时序逻辑电路的设计
第七单元 时序逻辑电路的分析与设计
思政育人目标
1. 培养高阶思维和计算思维；
2. 培养学无止境、追求真理的精神。
思政育人案例设计
教学内容：
1. 米里型与摩尔型有限状态机的建立；
2. 时序逻辑电路的设计方法。
思政融入点
1.“111”序列检测器的传统设计方法
首先根据同步时序电路的设计步骤讲授基于Mealy型状态机的“111”序列检测器的设计过程，然后设定时钟和输入，让学生画出上述设计的“111”序列检测器的状态和输出波形，会发现输出波形与预期的不一致。
通过这个活动，引发学生认知冲突，激发学生思维碰撞，引导学生批判性地思考问题，找到解决问题的答案。接着研讨：如何用Moore型状态机设计“111”序列检测器？Mealy型状态机和Moore型状态机的区别。
2.“111”序列检测器的Verilog HDL设计方法
通过讨论，让学生明白可以用两种结构化的方法和一种直接描述状态机的方法设计“111”序列检测器，使学生理解用HDL描述状态机的方法设计数字逻辑电路的优点，培养学生的计算思维。
总结时序逻辑电路设计方法，让学生领会数字电路设计会存在多种方案，要学会对不同方案进行评价，发展学生的高阶思维。在此基础上，讲述钱学森“Nothing is final !”的故事，通过这个故事培养学生学无止境、追求真理的科学精神。
03
案例三：可编程逻辑器件的发展与应用
第十一单元 半导体存储器及可编程逻辑器件
思政育人目标
1. 培养创新意识；
2. 培养科技报国的使命担当。
思政育人案例设计
教学内容：
1. PLD器件的发展历程；
2. CPLD与FPGA的特点；
3. FPGA的开发与应用。
思政融入点
可编程逻辑器件的发展从早期低密度的PLA，到后来的PAL和GAL，再到高密度的EPLD和最新的CPLD；从FPGA概念的提出，到全球第一款FPGA产品的推出，再到如今高性能的FPGA，揭示着一个道理：每一个看来很成功的新事物，从诞生到发展壮大都不可避免地经历过艰难的历程。
2.我国FPGA技术的发展
通过我国FPGA技术发展过程，特别是具有自主知识产权的FPGA水平，增强学生的民族自豪感。
让学生了解我国FPGA技术在半导体工艺和宇航级抗辐射性能上与发达国家的差距，提升学生科技报国的使命感。
