三个d触发器组成延时锁存电路，在clk信号触发下，保持输入信号三段时间的状态。或门输出意义在，当三次状态保持一直的情况，判定输入稳定。其实这种电路输出用与门也能达到目的，主要看在什么地方使用了。希望能够采纳。
首先，VHDL是硬件描述语言，因此通常不用“程序”而用“描述”。
要将一个电路的VHDL描述转换成电路图，首先要对其进行编译和综合，只有描述正确而且可以被综合的VHDL描述，才可能转换成电路图。这个转换工作是由综合工具完成的，这个工具可能是单独的软件包，也可能是包含在某一个软件包当中作为其中一个模块存在的。
