一种基于锁相环的时钟系统设计
上网时间 : 2003年09月13日
打 印 版 推 荐 给 同 仁 发 送 查 询
本文介绍了一种基于CMOS工艺的高性能处理器时钟系统设计，设计频率为200MHz，VCO的相位噪声为-110dBC/Hz@100kHz。作者详细分析了锁相环路的结构及组成，并介绍了消除噪声的设计方法。VSPACE=12 HSPACE=12 ALT="图1：锁相环在时钟产生中应用。">
锁相环广泛应用于时钟系统设计中，其中包括相位同步以及时钟倍频等应用。通常，当芯片工作频率高于一定频率时，就需要消除由于芯片内时钟驱动所引起的片内时钟与片外时钟间的相位差，嵌入在芯片内部的PLL可以消除这种时钟延时。此外，很多芯片控制链逻辑需要占空比为50%的时钟，因此需要一个2倍于此的时钟源，集成在芯片内部的PLL可以将外部时钟合成为此时钟源。
系统集成PLL可以从内部触发，比从外部触发更快且更准确，能有效地避免一些与信号完整性相关的问题。系统集成PLL的另一个显著特点是通过调节位于锁相环反馈回路中的时钟树缓冲区中的参数，锁相环能够产生相对于参考输入时钟频率不同倍率的内核时钟，这种调节能确保芯片和外部接口电路之间快速同步和有效的数据传输。
在高性能处理器时钟系统设计中，通常需要锁相环产生片上时钟。本文以一种200MHz的时钟系统设计为实例介绍一种基于锁相环的时钟系统设计，其中输入参考频率是25MHz，相位噪声为-100dBc/Hz@100kHz,压控振荡器增益为380MHz/V,工作电压为5V。仿真和测试结果表明该设计能满足系统要求。
环路结构
以锁相环为基础的时钟产生结构如图1所示：外部25MHz的参考时钟信号或总线时钟(BusCLK)先进入到一个接收缓冲器，在进入鉴频鉴相器(PFD)之前要经过一个分频器，分频系数为M1，得到图1中φi，然后与从分频器M6来的内部反馈信号Фo在PFD中比较，得到误差信号Фe，它将作为电荷泵以及滤波网络的输入，用以控制压控振荡器(VCO)。VSPACE=12 HSPACE=12 ALT="图2：鉴相器结构。">
VCO的输出先经过M3分频，再通过缓冲以后产生系统的主时钟PClk。同时，主时钟在进入分频器M6之前先通过H树形时钟分布网络，最后返回鉴相器，这样就形成了整个反馈回路。从平衡的角度来看， PFD的两个输入必须在频率和相位上保持一致，因此所得到的芯片内核时钟和输入的总线时钟的比值fpclk/fbus必须与M6/M1相等。通过改变M6以及M1的值，可以得到输入时钟频率的整数倍或者分数倍值。由于芯片要求时钟不能出现漂移，所以输出时钟占空比以及系统的相位调整能力必须对环境以及工艺参数变化不敏感。VCO的输出也可以切换到分频器M5上，得到的输出可作为二级高速缓存(L2)的时钟。同理，fvco=M3×fpclk =M5×fL2CLK，二级缓存的输出频率也可以通过调整M3以及M1来得到理想的值。
环路构成分析
整个环路中包括鉴相器、滤波器、压控振荡器、分频器、共模抑制和锁定检测等模块，以下介绍主要模块的结构：
1. 鉴相器VSPACE=12 HSPACE=12 ALT="图3：压控振荡器结构。">
数字鉴频鉴相器产生的输出信号能够表达频率及相位相对超前或者滞后信息，然后送到电荷泵。复位信号到达以后，θi的每一个上升沿都触发“UP”信号，直到θo的一个上升沿到达，这样就结束UP的置位状态转入系统复位状态。同样，如果θo上升沿先于θi到达， “DOWN”被置位，直到θi的一个上升沿到达，继而转入复位状态。除非两个输入相位以及频率非常接近，即进入所谓的“鉴相死区”，一般脉冲的宽度正比于两个输入之间的相差大小。鉴相器结构如图2所示。
2. 压控振荡器
压控振荡器是锁相环中关键部件，在实际应用中有很多种结构，图3是一种常用的结构。其中D延迟单元是整个环路的关键部件，选择单元M负责选择不同的数据通道。
从图3中可以看出，整个压控振荡器是建立在一个带有内部延迟单元的环形振荡器基础上。与灌电流型以及电流调制型压控振荡器相比较，此类差分环形振荡器非常广泛地用在芯片时钟发生电路中，同时内嵌延时单元的压控振荡器有相对较低的VCO增益，所以非常适合于差分控制以及信号路径上电路的实现。实验表明，具有低增益内嵌延时单元的振荡器的“抖动”明显比高增益环小很多，因为在低增益结构中噪声很容易解耦。振荡器内嵌延迟环节的工作频率一般有一定限制，为确保环路单调性，一般上下限之比必须小于2:1，但也可以通过选择适当的分频器比例系数，或者在VCO的信号路径上增加编程能力来有效提高其工作频率范围。VSPACE=12 HSPACE=12 ALT="图4：VCO的噪声曲线。">
压控振荡器的频率范围取决于路径上最长、最短延时，如图3所示，外围虚线框表示最大频率fh的路由，它历经3个延时单元D以及一个选择单元M，内虚线框表示最小频率fl的路由,它的路径包括6个延时单元D以及一个选择单元M，不同单元的选择同时会影响压控振荡器的增益以及环路中心频率。频率范围可以用多路开关来选择不同延时路径来单独确定，从而非常灵活地调节VCO的频率范围，远超于由VCO增益所决定的频率范围。
图3中的延迟单元及选择单元可以建立在PMOS型源耦合差分放大器基础上，该类型放大器带有NMOS型负载，它同时能实现压控摆幅调整，主要通过调整电压及改变有效负载线来实现。电流源的高阻态增加了对源耦合部件的电源噪声抑制，同时，N阱也有效地隔离了P型衬底上的大量噪声，增加系统噪音抑制性能。
仿真结果
使用Cadence中的SpectreRF对所设计电路进行仿真，利用0.6μm，3V/5V，双多晶(Double Poly)、双铝(Double metal)CMOS工艺参数。VCO是锁相环中关键模块，对VCO做PSS以及PNoise分析，可得到其相位噪声图形，如图4所示，在100kHz处相位噪声近似为－110dBc/Hz。图5是VCO的增益曲线，增益约为380MHz/V，有较好的线性度。
设计总结
由于锁相环中包含模拟电路，噪声干扰也是设计中需要克服的问题。大型数字电路翻转所产生的电源噪声影响锁相环中模拟电路的工作，输出的时钟周期将会因为电源噪声或者其它干扰源(例如MOS管的热噪声)的影响而改变，通常把它称为输出“抖动”。时钟抖动将直接影响到集成电路最高的运行频率，因为它将减少可用的时钟周期。随着可用时钟周期减少，在关键路径上的数字电路在一个周期内得不到足够长的时间来处理数据，直接导致所谓 “关键路径错误”。此外，有大功率芯片干扰或者数模混合电路共衬底时，电源噪声的影响更加明显。VSPACE=12 HSPACE=12 ALT="图5：VCO的增益曲线。">
频率为fm的噪声源在输出端引起的频率偏差Δfout以及相位偏差Δθout可以表示为:
Δθout=Δfout/fm
高频噪声和低频噪声因产生机理不同而体现出来的性能也相差很大,所以在不同的应用场合对其采取的抑制方式也不一样。低频噪声一般包括电源纹波、电阻和晶体管随机热噪声、晶体管随机闪变噪声等。高频噪声主要是来自数字电路的高速翻转以及芯片控制部件的快速切换，在芯片时钟设计中，该类型噪声占主导地位。高频噪声因为其频率比较高，所产生的相位偏移Δθout比较小，一般高频噪声用周期性的“抖动”来描述。
经典的锁相环路中包含有模拟电路，因此对噪声非常敏感，对于片上集成的锁相环路一般采用以下措施来消除噪声：
1. 用电源和地线包围整个锁相环。地线圈能够使锁相环周围的衬底电位保持稳定，恒定的衬底电位能够抑制噪声，而输入输出单元以及其它逻辑电路引入的噪声大部分是通过衬底耦合引入的。
2. 将锁相环路的电源线与芯片其它系统的电源线分离。因为经常在逻辑电路部分或者接口电路部分出现瞬间大电流，导致主电源的电位不断变化。电源电压不断变化将影响锁相环噪声抑制功能，所以在设计锁相环路的电源以及地时，应该考虑将主电源部分与锁相环电源部分分离，并且都用单独的引脚给出。
3. 把锁相环路的输入引脚放置在锁相环路旁边，以免其受到电源波动以及其它干扰的影响。
振荡器自其诞生以来就一直在通信、电子、航海航空航天及医学等领域扮演重要的角色，具有广泛的用途。在无线电技术发展的初期，它就在发射机中用来产生高频载波电压，在超外差接收机中用作本机振荡器，成为发射和接收设备的基本部件。随着电子技术的迅速发展，振荡器的用途也越来越广泛，例如在无线电测量仪器中，它产生各种频段的正弦信号电压:在热加工、热处理、超声波加工和某些医疗设备中，它产生大功率的高频电能对负载加热;某些电气设备用振荡器做成的无触点开关进行控制;电子钟和电子手表中采用频率稳定度很高的振荡电路作为定时部件等。尤其在通信系统电路中，压控振荡器(VCO)是其关键部件，特别是在锁相环电路、时钟恢复电路和频率综合器电路等更是重中之重，可以毫不夸张地说在电子通信技术领域，VCO几乎与电流源和运放具有同等重要地位。
对振荡器的研究未曾停止过。从早期的真空管时代当后期的晶体管时代，无论是理论上还是电路结构和性能上，无论是体积上还是制作成本上无疑都取得了飞跃性的进展，但在很长的一段时期内都是处在用分离元件组装而成的阶段，其性能较差，成本相对较高，体积较大和难以大批量生产。随着通信领域的不断向前推进，终端产品越来越要求轻、薄、短、小，越来越要求低成本、高性能、大批量生产，这对于先前的分离元件组合模式将不再胜任，并提出新的要求和挑战。集成电路各项技术的发展迎合了这些要求，特别是主流CMOS工艺提供以上要求的解决方案，单片集成振荡器的研制取得了极大的进步。
然而，由于工艺条件的限制，RF电路的设计多采用GaAs, Bipolar, BiCMOS工艺实现，难以和现在主流的标准CMOS工艺集成。因此，优性能的标准的CMOS VCO设计成为近年来RF电路设计的热门课题。
近年来，随着通信电子领域的迅速发展，对电子设备的要求越来越高，尤其是对像振荡器等这种基础部件的要求更是如此。但多年来我国在这方面的研究投入无论在军用还是民用上均不够重视，仅限于在引进和改进状态，还没有达到质的跨越，没有自主的知识产权(IP)，也之所以在电子通信类滞后发达国家的一个重要原因。而且我国多数仍然利用传统的双极工艺，致使产品在体积上、重量上、成本上都较大，各种参数性能不够优越，稳定性差、难以和现代主流CMOS工艺集成等等都是我国相关领域发展的瓶颈。
我国在电子通信领域市场潜力非常大，自主研究高性能、高质量、低成本的压控振荡器市场前景广阔、意义巨大。
1.2 VCO的主要性能指标
VCO的性能指[4]标主要包括:频率调谐范围，输出功率，(长期及短期)频率稳定度，相位噪声，频谱纯度，电调速度，推频系数，频率牵引等。
频率调谐范围是VCO的主要指标之一，与谐振器及电路的拓扑结构有关。通常，调谐范围越大，谐振器的Q值越小，谐振器的Q值与振荡器的相位噪声有关，Q值越小，相位噪声性能越差。
振荡器的频率稳定度包括长期稳定度和短期稳定度，它们各自又分别包括幅度稳定度和相位稳定度。长期相位稳定度和短期幅度稳定度在振荡器中通常不考虑;长期幅度稳定度主要受环境温度影响，短期相位稳定度主要指相位噪声。在各种高性能、宽动态范围的频率变换中，相位噪声是一个主要限制因素。在数字通信系统中，载波信号的相位噪声还要影响载波跟踪精度。
其它的指标中，振荡器的频谱纯度表示了输出中对谐波和杂波的抑制能力；推频系数表示了由于电源电压变化而引起的振荡频率的变化；频率牵引则表示了负载的变化对振荡频率的影响；电调速度表示了振荡频率随调谐电压变化快慢的能力。
在压控振荡器的各项指标中，频率调谐范围和输出功率是衡量振荡器的初级指标，其余各项指标依据具体应用背景不向而有所侧重。例如，在作为频率合成器的一部分时，对VCO的要求，可概括为一下几方面:应满足较高的相位噪声要求；要有极快的调谐速度，频温特性和频漂性能要好；功率平坦度好；电磁兼容性好。
1.3 国内外现状
目前，国内外许多厂家都已生产出针对不同应用的VCO。表1-1分别是具有代表性的国内十三所和Agilent公司生产的部分压控振荡器产品的部分指标：
表1－1
型号 频率范围（GHz） 调频电压（V） 工作电压/电流（V/mA） 输出功率（dBm） 相噪（dBc/Hz）
HE487 3.0~3.7 0~15 12/30 +12 1.5
-90@10KHz
HE488 3.7~4.2 0~15 12/30 +10 1.5
-87@10KHz
VTO-8200 2.0~3.0 2~24 15/50 +10 1.5
-95@50KHz
VTO-8240 2.4~3.7 2~30 15/50 +10 1.5
-95@50KHz
VTO-8360 3.6~4.3 8~24 15/50 +10 1.5
-100@50KHz
上述产品中，封装形式均为TO-8封装。对于封装内的电路中一般使用的是晶体管管芯和变容二极管管芯，这样可减少管脚分布电感、电容的影响，减少对分布参数的考虑。但是，制作此类封装需专门设备，制作工艺复杂，进入门槛高，产品价格较高。频率较高时，这些参数对电路性能的影响非常显著。需要在设计时仔细考虑，选择合适的电路形式，尽量降低电路对器件参数的敏感度。
另外，自前还用一种称为YIG(钇铁右榴石)的铁氧体器件作为谐振器的压控振荡器，谐振频率用外磁场调谐，调谐带宽可以很宽，因为YIG谐振器可以有很高的Q值，YIG振荡器的相位噪声性能很好。但由于成本较高，且较难设计，所需电流大，调谐速度较变容二极管调谐的VCO慢。本设计只分析设计了采用变容二极管调谐的压控振荡器。
