1.原理图常见错误：
（1）ERC报告管脚没有接入信号：
a.创建封装时给管脚定义了I/O属性；
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；
c.创建元件时pin方向反向，必须非pin name端连线。
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。
（3）创建的工程文件网络表只能部分调入PCB：生成netlist时没有选择为global。
（4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.
2.PCB中常见错误：
（1）网络载入时报告NODE没有找到：
a.原理图中的元件使用了PCB库中没有的封装；
b.原理图中的元件使用了PCB库中名称不一致的封装；
c.原理图中的元件使用了PCB库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而PCB中为1，2，3。
（2）打印时总是不能打印到一页纸上：
a.创建PCB库时没有在原点；
b.多次移动和旋转了元件，PCB板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小PCB, 然后移动字符到边界内。
（3）DRC报告网络被分成几个部分：
表示这个网络没有连通，看报告文件，使用选择ConNECTED COPPER查找。
