数字逻辑设计及应用文档标准和电路定时常用的中规模组合逻辑器件5.6三态器件三态缓冲器（三态驱动器）74x125：低电平使能，输出不反相74x126：高电平使能，输出不反相74x541：两个公共使能端，低电平使能，施密特触发输入，输出不反相（P272图5-57）标准SSI和MSI三态缓冲器冲突（fighting）利用使能端进行时序控制三态器件允许信号共享单个“同线”（partyline）典型的三态器件，进入高阻态比离开高阻态快数据总线（DataBus）的表示法利用三态缓冲器实现数据双向传送总线收发P273图5－595.7多路复用器（multiplexer）又称多路开关、数据选择器（缩写：mux）在选择控制信号的作用下，从多个输入数据中选择其中一个作为输出。Enable使能Select选择数据输出（1位）ABC双4选1AB扩展多路复用器扩展位如何实现8输入，16位多路复用器？由8输入1位?8输入16位需要16片74x151，每片处理输入输出中的1位选择端连接到每片的C,B,A注意：选择端的扇出能力（驱动16个负载）扩展多路复用器扩展数据输入端的数目如何实现32输入，1位多路复用器？数据输入由8?32，需4片如何控制选择输入端？——分为：高位＋低位高位＋译码器进行片选低位接到每片的C,B,A4片输出用或门得最终输出用双4选1数据选择器构成8选1数据选择器用数据选择器设计组合逻辑电路当使能端有效时，最小项之和形式实现逻辑函数F=?(A,B,C)(0,1,3,7)CBAF设计七段显示译码器逻辑抽象，得到真值表输入信号：BCD码（A3A2A1A0）输出：七段码（的驱动信号）a~g1表示亮，0表示灭选择器件类型采用基本门电路实现，利用卡诺图化简采用二进制译码器实现，变换为标准和形式电路处理，得到电路图七段显示译码器的真值表10ZZZZZ’0降维：由4维?3维多路分配器（demultiplexer）把输入数据送到m个目的地之一说明：用具有n位地址输入端的多路复用器，可以产生任何形式的输入变量数不大于n+1的组合逻辑函数。利用带使能端的二进制译码器作为多路分配器数据输入SRC利用74x139实现2位4输出多路分配器（P285）——利用使能端作为数据输入端5.8奇偶校验电路奇校验电路（odd-paritycircuit）如果输入有奇数个1，则输出为1。偶校验电路（even-paritycircuit）如果输入有偶数个1，则输出为1。回顾：用什么可以判断1的个数？奇校验电路的输出反相就得到偶校验电路n个异或门级联，形成具有n+1个输入和单一输出的电路回顾异或、同或运算A?B=(A⊙B)’A?B’=A⊙BA?B=A⊙B’对于异或门、同或门的任何2个信号（输入或输出）都可以取反，而不改变结果的逻辑功能（P290图5-73）F=A?BF=A’?B’F=(A’?B)’F=(A?B’)’9位奇偶校验发生器74x280（P291图5－75）9位奇偶校验发生器74x280（P291图5－75）奇偶校验的应用用于检测代码在传输和存储过程中是否出现差错ERROR发端保证有偶数个1收端ODD有效表示出错5.9比较器（comparator）比较2个二进制数值并指示其是否相等的电路等值比较器：检验数值是否相等数值比较器：比较数值的大小（>,=,<）如何构造1位等值比较器——利用异或门（同或门）给出足够的异或门和宽度足够的或门，可以搭建任意输入位数的等值比较器。如何构造多位等值比较器迭代比较电路1——每位串行比较迭代的方法可能节省费用，但速度慢一位数值比较器①A>B（A=1,B=0）则A·B’=1可作为输出信号②A<B（A=0,B=1）则A’·B=1可作为输出信号③A=B，则A⊙B=1，可作为输出信号输出低电平有效EQ_L=A·B’+A’·B=A?B=(A⊙B)’LT:LessThanEQ:EqualGT:GreaterThan多位数值比较器A(A3A2A1A0)和B(B3B2B1B0)自高而低逐位比较EQ=(A3⊙B3)·(A2⊙B2)·(A1⊙B1)·(A0⊙B0)GT=(A3>B3)LT=EQ’·GT’=(EQ+GT)’或(A3=B3)·(A2=B2)·(A1>B1)或(A3=B3)·(A2=B2)·(A1=B1)·(A0>B0)或(A3=B3)·(A2>B2)4位比较器74x85通常低位的输出接高位的输入AEQBOUT=(A=B)·AEQBINAGTBOUT=(A>B)+(A=B)·AGTBIN比较器的串行扩展X<YX=YX>Y3片74x85构成12位比较器8位比较器74x682内部逻辑图：P300图3-84问题1：怎样表示以下输出？高电平有效：PDIFFQ高电
10个。
模拟开关及多路调制器的制作方法:
背景技术：
以往，在将二次电池串联许多使用的混合动力车或EV(电动汽车)等的汽车或蓄电系统中，为了残留在电池单元中的电量的监视或单元异常的检测，需要将各电池单元电压高精度地计测。并且，在该计测中，使用用来将任意的单元连接到AD变换器的多通道的模拟开关。
这里，有在将多个单元串联连接而得到几十V以上的电压下的电力的二次电池系统中使用的高耐压模拟开关。对于该高耐压模拟开关的FET，要求至少漏极－源极间是几十V以上的高耐压。
另一方面，FET的栅极－源极间电压有时耐压仅为几V到十几V左右。在此情况下，通过使电流向连接在FET的栅极和源极上的电阻流入，得到栅极－源极间的耐压范围中的控制电压。
但是，流过了电阻的电流的一部分流入到FET中而发生电压下降，成为模拟开关的输入－输出间的差异。因而，为了高精度测量，需要将该差异消除的方法。
作为抵消的方法，使用连接电流源的方法，该电流源用来从源极侧将将与流入到电阻的栅极侧的电流相同强度的电流引出。
但是，如果连接的单元电压是最低电压或是最高电压，则难以将两者的电流加在一起直到完全抵消。
并且，由向FET流入的电流和FET的开启(on)电阻引起的电压下降成为模拟开关的输入信号的电压与输出信号的电压之差。
技术实现要素：
本发明提供一种能够降低输入信号的电压与输出信号的电压的差的模拟开关及多路调制器。
技术方案提供一种模拟开关，其特征在于，具备：第1电流源，一端连接在第1电位上，通过驱动而流过第1电流；第2电流源，一端连接在上述第1电位上，通过驱动而流过第2电流；第1电阻，一端连接在上述第1电流源的另一端上，第2电阻，一端连接在上述第2电流源的另一端上；第1导电型的第1MOS晶体管，电流路径的一端连接在上述第1电阻的另一端上，上述电流路径的另一端连接在第2电位上；第1导电型的第2MOS晶体管，电流路径的一端连接在上述第2电阻的另一端上，上述电流路径的另一端连接在上述第2电位上，栅极连接在上述第1MOS晶体管的栅极上；第2导电型的第1DMOS晶体管，电流路径的一端连接在输入端子上，上述电流路径的另一端与上述第1MOS晶体管的栅极连接，受上述第2电流控制；第2导电型的第2DMOS晶体管，电流路径的一端连接在上述第1DMOS晶体管的电流路径的另一端上，上述电流路径的另一端连接在输出端子上，受上述第2电流控制；以及第1开关元件，连接在上述第1DMOS晶体管的栅极与电流路径的另一端之间，受上述第1电流控制。
此外，技术方案提供一种多路调制器，根据选择信号，选择多个输入信号中的1个作为输出信号输出，其特征在于，具备具有被输入输入信号的输入端子、和将输入到上述输入端子的输入信号作为输出信号输出的输出端子的多个模拟开关；上述模拟开关具备：第1电流源，一端连接在第1电位上，通过驱动而流过第1电流；第2电流源，一端连接在上述第1电位上，通过驱动而流过第2电流；第1电阻，一端连接在上述第1电流源的另一端上，第2电阻，一端连接在上述第2电流源的另一端上；第1导电型的第1MOS晶体管，电流路径的一端连接在上述第1电阻的另一端上，上述电流路径的另一端连接在第2电位上；第1导电型的第2MOS晶体管，电流路径的一端连接在上述第2电阻的另一端上，上述电流路径的另一端连接在上述第2电位上，栅极连接在上述第1MOS晶体管的栅极上；第2导电型的第1DMOS晶体管，电流路径的一端连接在输入端子上，上述电流路径的另一端与上述第1MOS晶体管的栅极连接，受上述第2电流控制；第2导电型的第2DMOS晶体管，电流路径的一端连接在上述第1DMOS晶体管的电流路径的另一端上，上述电流路径的另一端连接在输出端子上，受上述第2电流控制；以及第1开关元件，连接在上述第1DMOS晶体管的栅极与电流路径的另一端之间，受上述第1电流控制。
附图说明
图1是表示有关第1实施方式的模拟开关100的结构的一例的电路图。
图2是表示图1所示的模拟开关100是关闭状态的情况下的各MOS晶体管的状态的图。
图3是表示图1所示的模拟开关100为开启状态的情况下的各MOS晶体管的状态的图。
图4是表示有关第2实施方式的模拟开关200的结构的一例的电路图。
图5是表示有关第3实施方式的模拟开关300的结构的一例的电路图。
图6是表示有关第4实施方式的模拟开关400的结构的一例的电路图。
图7是表示有关第5实施方式的模拟开关500的结构的一例的电路图。
图8是表示有关第6实施方式的模拟开关600的结构的一例的电路图。
图9是表示有关第7实施方式的模拟开关700的结构的一例的电路图。
图10是表示有关第8实施方式的模拟开关800的结构的一例的电路图。
图11是表示有关第9实施方式的多路调制器1000的结构的一例的电路图。
具体实施方式
遵循实施方式的模拟开关具备一端连接在第1电位上、通过驱动而流过第1电流的第1电流源。模拟开关具备一端连接在第1电位上、通过驱动而流过第2电流的第2电流源。模拟开关具备一端连接在上述第1电流源的另一端上的第1电阻。模拟开关具备一端连接在上述第2电流源的另一端上的第2电阻。模拟开关具备电流路径的一端连接在上述第1电阻的另一端上、上述电流路径的另一端连接在第2电位上的第1导电型的第1MOS晶体管。模拟开关具备电流路径的一端连接在上述第2电阻的另一端上、上述电流路径的另一端连接在上述第2电位上、栅极连接在上述第1MOS晶体管的栅极上的第1导电型的第2MOS晶体管。模拟开关具备电流路径的一端连接在输入端子上、上述电流路径的另一端与上述第1MOS晶体管的栅极连接、受上述第2电流控制的第2导电型的第1DMOS晶体管。模拟开关具备电流路径的一端连接在上述第1DMOS晶体管的电流路径的另一端上、上述电流路径的另一端连接在输出端子上、受上述第2电流控制的第2导电型的第2DMOS晶体管。模拟开关具备连接在上述第1DMOS晶体管的栅极与电流路径的另一端之间、受上述第1电流控制的第1开关元件。
以下，基于附图对各实施方式进行说明。
[第1实施方式]
图1是表示有关第1实施方式的模拟开关100的结构的一例的电路图。另外，在图1的例子表示设第1导电型的MOS晶体管为pMOS晶体管、设第2导电型的MOS晶体管为nMOS晶体管、设第1电位为电源电位VDD、设第2电位为接地电位VSS的例子。
如图1所示，模拟开关100具备第1电流源(关闭用电流源)I1、第2电流源(开启用电流源)I2、第1电阻R1、第2电阻R2、第3电阻R3、第1导电型的第1MOS晶体管M1、第1导电型的第2MOS晶体管M2、第2导电型的第3MOS晶体管M3、第2导电型的第4MOS晶体管M4、第2导电型的第5MOS晶体管M5、第2导电型的第6MOS晶体管M6、第1导电型的第7MOS晶体管M7、第1导电型的第8MOS晶体管M8、第2导电型的第1DMOS(Double－Diffused MOS)晶体管D1、第2导电型的第2DMOS晶体管D2、第1开关元件SW1和控制电路CON。
第1电流源I1一端连接在第1电位上，通过驱动而流过第1电流。
第2电流源I2一端连接在第1电位上，通过驱动而流过第2电流。
第1电阻R1一端连接在第1电流源I1的另一端上。
第2电阻R2一端连接在第2电流源I2的另一端上。
第1MOS晶体管M1其电流路径的一端(源极)连接在第1电阻R1的另一端上，电流路径的另一端(漏极)连接在第2电位上。
该第1MOS晶体管M1例如如图1所示，是DMOS晶体管。
第2MOS晶体管M2其电流路径的一端(源极)连接在第2电阻R2的另一端上，电流路径的另一端(漏极)连接在第2电位上，栅极连接在第1MOS晶体管M1的栅极上。
该第2MOS晶体管M2例如如图1所示，是DMOS晶体管。
另外，也可以将第2电阻R2的另一端连接在第1电阻R1的另一端上，将第2MOS晶体管M2作为第1MOS晶体管M1。即，也可以使第2MOS晶体管M2和第1MOS晶体管M1通用化，用1个MOS晶体管构成。
第1DMOS晶体管D1其电流路径的一端(漏极)连接在输入端子TIN上，栅极经由第8MOS晶体管M8及第3电阻连接在第2电流源I2的另一端上。
另外，输入端子TIN被输入输入信号。
第2DMOS晶体管D2其电流路径的一端(源极)连接在第1DMOS晶体管D1的电流路径的另一端(源极)上，电流路径的另一端(漏极)连接在输出端子TOUT上，栅极连接在第1DMOS晶体管D1的栅极上。
另外，第1DMOS晶体管D1的源极与第2DMOS晶体管D2的源极为共用。第1及第2DMOS晶体管D1、D2的背栅极与第1及第2DMOS晶体管D1、D2的源极连接。
换言之，以第1DMOS晶体管D1的寄生二极管的顺方向与第2DMOS晶体管D2的寄生二极管的顺方向对置的方式，将第1DMOS晶体管D1与第2DMOS晶体管D2连接。
另外，输出端子TOUT将输出信号输出。
例如，如果第1、第2DMOS晶体管D1、D2开启，则输入到输入端子TIN中的输入信号作为输出信号被从输出端子TOUT输出。
另一方面，如果第1、第2DMOS晶体管D1、D2关闭，则输入信号被切断，不从输出端子TOUT输出信号。
另外，第1及第2MOS晶体管M1、M2的栅极与第1及第2DMOS晶体管D1、D2的源极连接。
第3MOS晶体管M3其电流路径的一端(漏极)经由第5MOS晶体管M5连接在第1节点N1上，电流路径的另一端(源极)连接在第1及第2DMOS晶体管D1、D2的源极上，栅极连接在第2节点N2上。
另外，第1节点N1经由第7MOS晶体管M7连接在第1电流源I1的另一端上。第2节点N2经由第8MOS晶体管M8连接在第2电流源I2的另一端上。
第4MOS晶体管M4其电流路径的一端(漏极)连接在第2节点N2上，电流路径的另一端(源极)经由第6MOS晶体管M6连接在第1及第2DMOS晶体管D1、D2的源极上，栅极连接在第1节点N1上。
第5MOS晶体管M5其一端(漏极)连接在第1节点N1上，另一端(源极)连接在第3MOS晶体管M3的电流路径的一端(漏极)上，栅极连接在第4MOS晶体管M4的栅极上。
第6MOS晶体管M6其一端(漏极)连接在第4MOS晶体管M4的电流路径的另一端(源极)上，另一端(源极)连接在第1及第2DMOS晶体管D1、D2的源极上，栅极连接在第3MOS晶体管M3的栅极上。
第7MOS晶体管M7其电流路径连接在第1电阻R1的一端与第1节点N1之间，其栅极连接在第1电阻R1的另一端上。
第8MOS晶体管M8其电流路径连接在第2电阻R2的一端与第2节点N2之间，其栅极连接在第2电阻R2的另一端上。
此外，第1开关元件SW1连接在第1及第2DMOS晶体管D1、D2的栅极与源极之间。
更具体地讲，例如如图1所示，第1开关元件SW1其电流路径的一端经由第8MOS晶体管M8、第2节点N2及第3电阻R3连接在第2电流源I2的另一端上，电流路径的另一端连接在第1及第2DMOS晶体管D1、D2的源极上。
该第1开关元件SW1例如如图1所示，是第2导电型的第1开关用MOS晶体管(nMOS晶体管)。
该第1开关用MOS晶体管其电流路径的一端(漏极)连接在第1DMOS晶体管D1的栅极上，电流路径的另一端(源极)连接在第1及第2DMOS晶体管D1、D2的源极上，栅极连接在第1节点N1上。
这里，例如在第1电流源I1驱动而流过电流的情况下，电流流到第1电阻R1中，第7MOS晶体管M7开启。由此，第1开关用MOS晶体管的栅极电压超过阈值电压，第1开关用MOS晶体管开启。
另一方面，在第1电流源I1停止而不流过电流的情况下，在第1电阻R1中不流过电流而第7
