PLC可编程控制器是什么东西？干什么用的?

PLC可编程控制器:

可编程逻辑控制器（Programmable Logic Controller，简称PLC），一种具有微处理机的数字电子设备，用于自动化控制的数字逻辑控制器，可以将控制指令随时加载内存内储存与执行。可编程控制器由内部CPU，指令及资料内存、输入输出单元、电源模组、数字模拟等单元所模组化组合成。

应用:

广泛应用于目前的工业控制领域。在可编程逻辑控制器出现之前，一般要使用成百上千的继电器以及计数器才能组成具有相同功能的自动化系统，而现在，经过编程的简单的可编程逻辑控制器模块基本上已经代替了这些大型装置。

可编程逻辑控制器的系统程序一般在出厂前已经初始化完毕，用户可以根据自己的需要自行编辑相应的用户程序来满足不同的自动化生产要求。

最初的可编程逻辑控制器只有电路逻辑控制的功能，所以被命名为可编程逻辑控制器，后来随着不断的发展。

这些当初功能简单的计算机模块已经有了包括逻辑控制，时序控制、模拟控制、多机通信等许多的功能，名称也改为可编程控制器（Programmable Controller），但是由于它的简写也是PC与个人电脑（Personal Computer ）的简写相冲突，也由于多年来的使用习惯，人们还是经常使用可编程逻辑控制器这一称呼，并在术语中仍沿用PLC这一缩写。

摘 要脉冲序列检测器广泛应用于现代数字通信系统中,随着通信技术的开展，对多路脉冲序列信号检测要求越来越高。现代通信系统的开展方向是功能更强、体积更小、速度更快、功耗更低,大规模可编程逻辑器件FPGA器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计，这些优势正好满足通信系统的这些要求。随着器件复杂程度的提高,电路逻辑图变得过于复杂,不便于设计。VHDL(VHSIC Hardware Description Language)是随着可编程逻辑器件的开展而开展起来的一种硬件描述语言。VHDL具有极强的描述能力,能支持系统行为级、存放器输级和门级三个不同层次的设计,实现了逻辑设计师多年来梦寐以求的“硬件设计软件化〞的愿望,给当今电子通信系统设计带来了革命性的变化。本文针对传统的脉冲序列检测器方案,提出了一种基于对脉冲序列检测器设计的新方案，该方案相对于传统的设计方法更适合于现代数字通信系统,不但大大减少了周边的设备,也使系统设计更加灵活,稳定性更好,性价比更高,可以满足多种环境下的检测系统的要求。关键词:多路数据选择器、Multisim、计数器、序列检测器摘要..................................................11目录...................................................12. 设计内容及设计要求....................................2实验目的............................................33.2 参考电路...........................................43.3 实验内容及主电路图................................5

3.4多谐振荡器的介绍.....................................63.5计数器的介绍.........................................93.6数据分析............................................123.7数据选择器的介绍.....................................144实验结果..............................................16.......................................17设计总结...............................................18致谢...................................................19参考文献...............................................202设计内容及技术要求1、设计并制作一个脉冲序列发生器，周期性的产生8位长度的任意脉冲序列，脉冲序列可以通过设置电路自由设置。2、能够检测出设置的脉冲序列，在每出现一次设置的脉冲序列时，点亮一次LED；3、时钟脉冲周期为1HZ；4、对设置的脉冲序列值通过适当的方式进展指示；5、电源：220V/50HZ的工频交流电供电；6、〔直流电源局部仅完成设计仅可，不需制作，用实验室提供的稳压电源调试，但要求设计的直流电源能够满足电路要求〕7、按照以上要求设计电路，绘制电路图，对设计的的电路用Multisim或OrCAD/PspiceAD9进展仿真，用万用板焊接元器件，制作电路，完成调试、测试，撰写设计报告。发挥局部：1、其他恰当的功能。的通过本次设计，进一步熟悉多谐振荡器、计数器、数据选择器的用法，掌握脉冲序列发生器的设计方法。

〔1〕设计方案周期性脉冲序列发生器的实现方法很多，可以由触发器构成，可以由计数器外加组合逻辑电路构成，可以有GAL构成，也可以由CPLDFPGA构成等等。本设计采用由计数器加多路数据选择器的设计法案，脉冲序列发生器原理框图如〔1〕图所示。图〔1〕脉冲序列发生器原理框图〔2〕参考设计脉冲序列发生器需要一个时钟信号，可采用由TTL非门和石英晶体振荡器构成的串联式多谐振荡器产生时钟信号，如图〔2〕所示。主电路局部如图〔3〕所示，图中74LS161和与非门构成十二进制计数器，为脉冲序列的宽度为12位。4.实验内容 按照实验要求设计电路，确定元器件型号和参数；用Multisim进展仿真，列出实验数据，画出输出信号及其他关键信号的波形；对实验数据和电路的工作情况进展分析，得出实验结论；写出收获和体会。图〔2〕时钟信号产生电路图〔2〕主电路图 主电路图〔2〕

多谢振荡器介绍多谐振荡器是一种自激振荡电路。因为没有稳定的工作状态，多谐振荡器也称为无稳态电路。具体地说，如果一开场多谐振荡器处于0状态，那么它在0状态停留一段时间后将自动转入1状态，在1状态停留一段时间后又将自动转入0状态，如此周而复始，输出矩形波。图6.4.1 对称式多谐振荡器电路对称式多谐振荡器是一个正反应振荡电路[图6.4.1，]。?和?是两个反相器，?和?是两个耦合电容，?和?是两个反应电阻。只要恰当地选取反应电阻的阻值，就可以使反相器的静态工作点位于电压传输特性的转折区。上电时，电容器两端的电压?和?均为0。假设某种扰动使?有微小的正跳变，那么经过一个正反应过程，?迅速跳变为?，?迅速跳变为?，?迅速跳变为?，?迅速跳变为?，电路进入第一个暂稳态。电容?和?开场充电。?的充电电流方向与参考方向一样，?正向增加； ?的充电电流方向与参考方向相反，?负向增加。随着?的正向增加，?从?逐渐上升；随着?的负向增加，?从?逐渐下降。因为?经?和?两条支路充电而?经?一条支路充电，所以?充电速度较快，?上升到?时?还没有下降到?。?上升到?使?跳变为?。理论上，?向下跳变?，?也将向下跳变?。考虑到?输入端钳位二极管的影响，?最多跳变到?。?下降到?使?跳变为?，这又使?从?向上跳变?，即?变成

非对称式多谐振荡器是对称式多谐振荡器的简化形式[图6.4.6]。这个电路只有一个反应电阻?和一个耦合电容?。反应电阻?使?的静态工作点位于电压传输特性的转折区，就是说，静态时，?的输入电平约等于?，?的输出电平也约等于?。因为?的输出就是?的输入，所以?静态时也被迫工作在电压传输特性的转折区。

图6.4.6 非对称是多环形振荡器[图6.4.10]不是正反应电路，而是一个具有延迟环节的负反应电路。图6.4.10 最简单的环形振荡器

图6.4.19 石英晶体多谐振荡器石英晶体具有优越的选频性能。将石英晶体引入普通多谐振荡器就能构成具有较高频率稳定性的石英晶体多谐振荡器[图6.4.19]。我们知道，普通多谐振荡器是一种矩形波发生器，上电后输出频率为?的矩形波。根据傅里叶分析理论，频率为?的矩形波可以分解成无穷多个正弦波分量，正弦波分量的频率为?〔?〕，如果石英晶体的串联谐振频率为?，那么只有频率为?的正弦波分量可以通过石英晶体〔第?个正弦波分量，?〕，形成正反应，而其它正弦波分量无法通过石英晶体。频率为?的正弦波分量被反相器转换成频率为?矩形波。因为石英晶体多谐振荡器的振荡频率仅仅取决于石英晶体本身的参数，所以对石英晶体以外的电路元件要求不高。

计数器的介绍在数字电路中，把记忆输人脉冲个数的操作称为计数，计数器就是实现计数操作的时序逻辑电路。计数 器应用非常广泛，除用于计数、分频外，还用于数字测量、运算和控制，从小型数字仪表到大型数字电子 计算机，几乎无所不在，是任何现代数字系统中不可缺少的组成局部。计数器的种类很多，按其进制不同分为二进制计数器、十进制计数器、N进制计数器；按触发器翻转是否 同步分为异步计数器和同步计数器；按计数时是增还是减分为加法计数器、减法计数器和加/减法〔可逆 〕计数器。1．集成二进制计数器74LS16174LS161是4位二进制同步加法计数器，除了有二进制加法计数功能外，还具有异步清零、同步并行置数 、保持等功能。74LS161的逻辑电路图和引脚排列图如图1所示，CR是异步清零端，LD是预置数控制端，D0 ，D1，D2，D3是预置数据输人端，P和T是计数使能端，C是进位输出端，它的设置为多片集成计数器的级 联提供了方便。图1 74LSl61的逻辑电路图和引脚图

〔1〕异步清零功能当CR＝0时，不管其他输人端的状态如何〔包括时钟信号CP〕，4个触发器的输出全为零。〔2〕同步并行预置数功能在CR＝1的条件下，当LD＝0且有时钟脉冲CP的上升沿作用时，D3，D2，D1，D0输入端的数据将分别被Q3～Q0所接收。由于置数操作必须有CP脉冲上升沿相配合，故称为同步置数。〔3〕保持功能在CR=LD＝1的条件下，当T＝P＝0时，不管有无CP脉冲作用，计数器都将保持原有状态不变〔停顿计数〕 。〔4〕同步二进制计数功能当CR＝LD＝P＝T＝1时，74LS161处于计数状态，电路从0000状态开场，连续输入16个计数脉冲后，电路 将从1111状态返回到0000状态，状态表见表2。〔5〕进位输出C当计数控制端T＝1，且触发器全为1时，进位输出为1，否那么为零。假设输入计数器的CP脉冲频率为f，那么从Qo端输出脉冲频率为f/2，通常也称Qo端输出信号是输人计数脉冲 CP的2分频信号，Q1端输出信号是输人计数脉冲CP的4分频信号，Q4端输出信号是输人计数脉冲CP的16分频 信号。N进制计数器可实现n分频。〔6〕74LS161应用集成四位二进制同步计数器74LS161是功能较完善的计数器，用它可组成任意进制的计数器，组成方法有两种，一种叫反应归零法，也叫复位法，另一种叫置位发。本设计中所用的是第一种方法：复位法。

74LS161的时序图表1 74LS161的功能表

清零 预置 使能 时钟 预置数据输入 输出 工作模式

RD LD EP ET CP D3 D2 D1 D0 Q3 Q2 Q1 Q0

01111 ×0111 × ×× ×0 ×× 01 1 ×↑××↑ × × × ×d3 d2 d1 d0× × × ×× × × ×× × × × 0 0 0 0d3 d2 d1 d0保 持保 持计 数 异步清零同步置数数据保持数据保持加法计数

表2 进制同步加法计数器的状态表数据选择器介绍74LS151是一种典型的集成电路数据选择器，它有3个地址输入端CBA，可选择D0～D7 8个数据源，具有两个互补输出端，同相输出端Y和反相输出端W。其逻辑图和引脚图分别如下所示：

￥

5

百度文库VIP限时优惠现在开通,立享6亿+VIP内容

立即获取

脉冲序列发生器设计

摘 要

脉冲序列检测器广泛应用于现代数字通信系统中,随着通信技术的开展，对多路脉冲序列信号检测要求越来越高。现代通信系统的开展方向是功能更强、体积更小、速度更快、功耗更低,大规模可编程逻辑器件FPGA器件的集成度高、工作速度快、编程方便、价格较低，易于实现设备的可编程设计，这些优势正好满足通信系统的这些要求。随着器件复杂程度的提高,电路逻辑图变得过于复杂,不便于设计。VHDL(VHSIC Hardware Description Language)是随着可编程逻辑器件的开展而开展起来的一种硬件描述语言。VH