(一)TTL高电平3.6~5V，低电平0V~2.4V
CMOS电平Vcc可达到12V
CMOS电路输出高电平约为0.9Vcc，而输出低电平约为
0.1Vcc。
CMOS电路不使用的输入端不能悬空，会造成逻辑混乱。
TTL电路不使用的输入端悬空为高电平
另外，CMOS集成电路电源电压可以在较大范围内变化，因而对电源的要求不像TTL集成电路那样严格。
用TTL电平他们就可以兼容
(二)TTL电平是5V，CMOS电平一般是12V。
因为TTL电路电源电压是5V，CMOS电路电源电压一般是12V。
5V的电平不能触发CMOS电路，12V的电平会损坏TTL电路，因此不能互相兼容匹配。
CMOS是场效应管构成，TTL为双极晶体管构成
COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作
CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差
CMOS功耗很小，TTL功耗较大（1～5mA/门）
CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当。
功耗
TTL门电路的空载功耗与CMOS门的静态功耗相比，是较大的，约为数十毫瓦（mw）而后者仅约为几十纳(10-9)瓦；在输出电位发生跳变时（由低到高或由高到低）,TTL和CMOS门电路都会产生数值较大的尖峰电流，引起较大的动态功耗。
CMOS门电路能实现逻辑与吗？
呵呵，特点得细究很多东西，就是相关器件性能问题。TTL门是由晶体三极管和一些电阻组成，而CMOS门是MOS门的一种，由P型和N型沟道两种绝缘栅场效应管（有些有电阻）组成。所以，TTL门输出内阻较低(一般只有几欧到几十欧），电压摆幅较小，静态功耗相对较大(1~22mW），抗干扰能力较弱；CMOS门输出内阻很大，电压摆幅较大(3~20V)，静态功耗很小抗干扰能力较强。等等。它们多余的输入端处理大致相同，或门、或非门及与或非门可接低电平或，具体措施是通过小于500欧（CMOS接任意大小的电阻）的电阻接地或直接接地。与门和与非门接高电平，具体措施是通过电阻（约几千欧）接Ucc或Udd,TTL 门还可以通过大于2千欧的电阻接地。大致就这样，在有需要和允许的情况下还可以和有用端并联连接。
可以。
CMOS可以直接搭成与非门，如果要搭建与门则需要在与非门后再加个反相器。
以两输入与非门为例，最上一条线为电源，两个PMOS串联，下面为两个NMOS并联，最下面为地，分析一下可知结果为AB的与非。
