一、表示不同：
Answer:分频器的时钟脉冲CP一定是周期信号，则输出信号也是周期性，输出信号的周期是输入信号周期的M倍，反过来输出信号的频率是输入信号频率的M分之一。
计数器的时钟脉冲CP不一定是周期信号，可以是随机脉冲，称为计数脉冲，则输出信号也不一定是周期性。计数器工作目的是纪录计数脉冲个数（递加或递减）以及产生溢出（进位或借位）信号。
二、含义不同：
分频是把一个交流信号按照特定的比例降频，如二分频就是把频率降到原来的二分之一、三分频就是把频率降到原来的三分之一，计数则是在一段时间内对某个交流信号的脉冲数进行计数。对计数器的计数输出端进行与可以实现各种比例的分频，因此计数器也是最常用的一种分频器。
计数器作用：
在数字电子技术中应用的最多的时序逻辑电路。计数器不仅能用于对时钟脉冲计数，还可以用于分频、定时、产生节拍脉冲和脉冲序列以及进行数字运算等。但是并无法显示计算结果，一般都是要通过外接LCD或LED屏才能显示。
以上内容参考：百度百科-计数器
quartus 数字时钟分频器仿真怎么设置时钟信号
分频计数器是最基本的时序电路，它不仅可以用来统计输入脉冲的个数，还可作为数字系统中的分频、定时电路，用途相当广泛。
一个数字系统中往往需要多种频率的时钟脉冲作为驱动源，这样就需要对FPGA的系统时钟（频率较高）进行分频。
比如在进行流水灯、数码管动态扫描设计时不能直接使用系统时钟（太快而肉眼无法识别），或者需要进行通信时，
由于通信速度不能太高（由不同的标准限定），这样就需要对系统时钟分频以得到较低频率的时钟。
分频器主要分为偶数分频、奇数分频、半整数分频和小数分频，如果在设计过程中采用参数化设计，就可以随时改变参量以得到不同的分频需要。
在对时钟要求不是很严格的FPGA系统中，分频通常都是通过计数器的循环计数来实现的。
扩展资料
分频计数器的种类：
偶数分频（2N）
偶数分频最为简单，很容易用模为N的计数器实现50％占空比的时钟信号，即每次计数满N（计到N－1）时输出时钟信号翻转。
奇数分频（2N＋1）
使用模为2N＋1的计数器，让输出时钟在X－1（X在0到2N－1之间）和2N时各翻转一次，则可得到奇数分频器，但是占空比并不是50％（应为X／（2N＋1））。
得到占空比为50％的奇数分频器的基本思想是：将得到的上升沿触发计数的奇数分频输出信号CLK1。
和得到的下降沿触发计数的相同（时钟翻转值相同）奇数分频输出信号CLK2，最后将CLK1和CLK2相或之后输出，就可以得到占空比为50％的奇数分频器。
首先把要设置的信号点一下，然后找到一个像时钟一样的按钮，再点一下。接下来设置的问对话框就弹出来了。这个仿真里面用时钟周期要用ns（纳秒）作答单位，设成几十纳秒就行。另外，这个图应该是仿真结果，要在没有除权结果的仿真文件里面设置。
扩展资料：
数字时钟设计
数字电子技术的迅速发展，使各种类型集成电路在数字系统、控制系统、信号处理等方面得到了广泛的应用。为了适应现代电子技术的迅速发展需要，能够较好的面向数字化和专用集成电路的新时代，数字电路综合设计与制作数字钟，可以让我们了解数字时钟的原理。
在实验原理的指导下，培养了分析和设计电路的能力。并且学会检查和排除故障，提高分析处理实验结果的能力。
数字时钟是一种用数字电路技术实现时、分、秒计时的装置。与机械式时钟相比具有更高的准确性和直观性，且无机械装置，具有更长的使用寿命，已得到广泛的使用。
数字钟从原理上讲是一种典型的数字电路，一般是由振荡器、分频器、计数器、显示器等几部分组成。其中包括了组合逻辑电路和时序电路。
数字时钟以其体积小、重量轻、抗干扰能力强、对环境要求高、高精确性、容易开发等特性，在工业控制系统、智能化器仪表、办公自动化等诸多领域取得了极为广泛的应用。
数字时钟--百度百科
