也叫 三极管 sān jí ɡuǎn 晶体管（transistor）是一种固体半导体器件，可以用于检波、整流、放大、开关、稳压、信号调制和许多其它功能。晶体管作为一种可变开关，基于输入的电压，控制流出的电流，因此晶体管可做为电流的开关，和一般机械开关（如Relay、switch）不同处在于晶体管是利用电讯号来控制，而且开关速度可以非常之快，在实验室中的切换速度可达100GHz以上。
半导体三极管，是内部含有两个PN结，外部通常为三个引出电极的半导体器件。它对电信号有放大和开关等作用，应用十分广泛。输入级和输出级都采用晶体管的逻辑电路，叫做晶体管－晶体管逻辑电路，书刊和实用中都简称为TTL电路，它属于半导体集成电路的一种，其中用得最普遍的是TTL与非门。TTL与非门是将若干个晶体管和电阻元件组成的电路系统集中制造在一块很小的硅片上，封装成一个独立的元件。半导体三极管[font color=#000000]是电路中[/font]应用最广泛的器件之一，在电路中用“V”或“VT”（旧文字符号为“Q”、“GB”等）表示。
半导体三极管主要分为两大类：双极性晶体管（BJT）和场效应晶体管（FET）。晶体管有三个极；双极性晶体管的三个极，分别由N型跟P型组成发射极（Emitter）、基极 (base) 和集电极（Collector）；场效应晶体管的三个极，分别是源极 （Source）、栅极（Gate）和漏极（Drain）。晶体管因为有三种极性，所以也有三种的使用方式，分别是发射极接地（又称共射放大、CE组态）、基极接地（又称路最常用的用途应该是属于讯号放大这一方面，其次是阻抗匹配、讯号转换……等，晶体管在电路中是个很重要的组件，许多精密的组件主要都是由晶体管制成的。
三极管的导通 三极管处于放大状态还是开关状态要看给三极管基极加的直流偏置，随这个电流变化，三极管工作状态由截止-线性区-饱和状态变化而变， 如果三极管Ib（直流偏置点）一定时，三极管工作在线性区，此时Ic电流的变化只随着Ib的交流信号变化，Ib继续升高，三极管进入饱和状态，此时三极管的Ic不再变化，三极管将工作在开关状态。
三极管为开关管使用时工作在饱和状态1，用放大状态1表示不是很科学。
请对照三极管手册的Ib；Ic曲线加以参考我的回答来理解三极管的工作状态，三极管be结和ce结导通三极管才能正常工作。
如果三极管没有加直流偏置时，放大电路时输入的交流正弦信号正半周时，基极对发射极而言是正的，由于发射结加的是反向电压，此时没有基极电流和集电极电流，此时集电极电流变化与基极反相，在输入电压的负半周，发射极电位对于基极电位为正的，此时由于发射极加的是正向电压，才有基极和集电极电流通过，此时集电极电流变化与基极同相， 在三极管没有加直流偏置时三极管be结和ce结导通，三极管放大电路将只有半个波输出将产生严重的失真。
晶体管被认为是现代历史中最伟大的发明之一，在重要性方面可以与印刷术，汽车和电话等发明相提并论。晶体管实际上是所有现代电器的关键活动（active）元件。晶体管在当今社会的重要性，主要是因为晶体管可以使用高度自动化的过程，进行大规模生产的能力，因而可以不可思议地达到极低的单位成本。
虽然数以百万计的单体晶体管还在使用，但是绝大多数的晶体管是和电阻、电容一起被装配在微芯片（芯片）上以制造完整的电路。模拟的或数字的或者这两者被集成在同一块芯片上。设计和开发一个复杂芯片的成本是相当高的，但是当分摊到通常百万个生产单位上，每个芯片的价格就是最小的。一个逻辑门包含20个晶体管，而2005年一个高级的微处理器使用的晶体管数量达2.89亿个。
晶体管的低成本、灵活性和可靠性使得其成为非机械任务的通用器件，例如数字计算。在控制电器和机械方面，晶体管电路也正在取代电机设备，因为它通常是更便宜、更有效地，仅仅使用标准集成电路并编写计算机程序来完成同样的机械任务，使用电子控制，而不是设计一个等效的机械控制。
因为晶体管的低成本和后来的电子计算机、数字化信息的浪潮来到了。由于计算机提供快速的查找、分类和处理数字信息的能力，在信息数字化方面投入了越来越多的精力。今天的许多媒体是通过电子形式发布的，最终通过计算机转化和呈现为模拟形式。受到数字化革命影响的领域包括电视、广播和报纸。
集成电路设计的设计流程
芯片想要保持高精度的工作，当然就需要有一个又一个的工作室，这个工作室就是无数个小的晶体管所构成的，可以简单的把它理解为晶体管的集成程度越高，它的工作效率越高，强度越大，但是需要的专业设备精度越高。
想要把手机芯片，电脑芯片制造出来，最关键的一个东西就是光刻机这个东西听名字挺奇怪的，但是它主要作用就是把一个又一个的晶体管叠加在一块，这些晶体管的体系都非常非常之小小，到我们用自己的手根本不可能把它摆成到正确的位置，它的精度很高，这样一台高端的光刻机价格是很贵的，而且是有技术的封锁的，不是有钱就能买得到的，也正是因为这一点我们国家手机芯片的制造才受到外国的限制，只能自己研发，但是自己不能制造。
这个晶体管本身一个两个并没有什么大的用处。但是晶体管的集成程度有这样一个规律，每隔一年。他的集中程度就会上升20%，从美国1945年发明世界上第1台电脑开始的，随后的20年到30年逐渐引入晶体管的这个概念，一些制造这些东西的人就逐渐发现了这个规律，而且到现在它这个增长的速度似乎变得越来越快，比如我们手机所说的8纳米7纳米5纳米，这就是它的集中程度，数字越小代表它的精度越高，性能越强。
我们现在迫切的需要一台高端的光刻机来帮助我们国产芯片摆脱这种受制于人的情况，因为我们细致的观察我们国产的手机，发现两个最核心的东西受制于人，手机的系统手机的芯片没有一个是自己的，华为虽然宣称自己有研发芯片的能力也确实有，但是它造不出来，它不能够自己去生产7纳米，它是5纳米的芯片，所以本质上来说仍然受制于人，这是手机最核心的两个东西，这两个东西我们一定是要增强自主研发的，但是研发不是说说那么简单的。
集成电路设计可以大致分为数字集成电路设计和模拟集成电路设计两大类。 参见：模拟电路及混合信号集成电路
集成电路设计的另一个大分支是模拟集成电路设计，这一分支通常关注电源集成电路、射频集成电路等。由于现实世界的信号是模拟的，所以，在电子产品中，模-数、数-模相互转换的集成电路也有着广泛的应用。模拟集成电路包括运算放大器、线性整流器、锁相环、振荡电路、有源滤波器等。相较数字集成电路设计，模拟集成电路设计与半导体器件的物理性质有着更大的关联，例如其增益、电路匹配、功率耗散以及阻抗等等。模拟信号的放大和滤波要求电路对信号具备一定的保真度，因此模拟集成电路比数字集成电路使用了更多的大面积器件，集成度亦相对较低。
在微处理器和计算机辅助设计方法出现前，模拟集成电路完全采用人工设计的方法。由于人处理复杂问题的能力有限，因此当时的模拟集成电路通常是较为基本的电路，运算放大器集成电路就是一个典型的例子。在当时的情况下，这样的集成电路可能会涉及十几个晶体管以及它们之间的互连线。为了使模拟集成电路的设计能达到工业生产的级别，工程师需要采取多次迭代的方法以测试、排除故障。重复利用已经设计、验证的设计，可以进一步构成更加复杂的集成电路。1970年代之后，计算机的价格逐渐下降，越来越多的工程师可以利用这种现代的工具来辅助设计，例如，他们使用编好的计算机程序进行仿真，便可获得比之前人工计算、设计更高的精确度。SPICE是第一款针对模拟集成电路仿真的软件，其字面意思是“以集成电路为重点的仿真程序（英语：Simulation Program with Integrated Circuit Emphasis）” 。基于计算机辅助设计的电路仿真工具能够适应更加复杂的现代集成电路，特别是专用集成电路。使用计算机进行仿真，还可以使项目设计中的一些错误在硬件制造之前就被发现，从而减少因为反复测试、排除故障造成的大量成本。此外，计算机往往能够完成一些极端复杂、繁琐，人类无法胜任的任务，使得诸如蒙地卡罗方法等成为可能。实际硬件电路会遇到的与理想情况不一致的偏差，例如温度偏差、器件中半导体掺杂浓度偏差，计算机仿真工具同样可以进行模拟和处理。总之，计算机化的电路设计、仿真能够使电路设计性能更佳，而且其可制造性可以得到更大的保障。尽管如此，相对数字集成电路，模拟集成电路的设计对工程师的经验、权衡矛盾等方面的能力要求更严格。 参见：数字电路
粗略地说，数字集成电路可以分为以下基本步骤：系统定义、寄存器传输级设计、物理设计。而根据逻辑的抽象级别，设计又分为系统行为级、寄存器传输级、逻辑门级。设计人员需要合理地书写功能代码、设置综合工具、验证逻辑时序性能、规划物理设计策略等等。在设计过程中的特定时间点，还需要多次进行逻辑功能、时序约束、设计规则方面的检查、调试，以确保设计的最终成果合乎最初的设计收敛目标。
系统定义
参见：高级综合
系统定义是进行集成电路设计的最初规划，在此阶段设计人员需要考虑系统的宏观功能。设计人员可能会使用一些高抽象级建模语言和工具来完成硬件的描述，例如C语言、C++、SystemC、SystemVerilog等事务级建模语言，以及Simulink和MATLAB等工具对信号进行建模。尽管目前的主流是以寄存器传输级设计为中心，但已有一些直接从系统级描述向低抽象级描述（如逻辑门级结构描述）转化的高级综合（或称行为级综合）、高级验证工具正处于发展阶段。
系统定义阶段，设计人员还对芯片预期的工艺、功耗、时钟频率、工作温度等性能指标进行规划。
寄存器传输级设计
参见：寄存器传输级、硬件描述语言、Verilog及VHDL
目前的集成电路设计常常在寄存器传输级上进行，利用硬件描述语言来描述数字集成电路的信号储存以及信号在寄存器、存储器、组合逻辑装置和总线等逻辑单元之间传输的情况。在设计寄存器传输级代码时，设计人员会将系统定义转换为寄存器传输级的描述。设计人员在这一抽象层次最常使用的两种硬件描述语言是Verilog、VHDL，二者分别于1995年和1987年由电气电子工程师学会（IEEE）标准化。正由于有着硬件描述语言，设计人员可以把更多的精力放在功能的实现上，这比以往直接设计逻辑门级连线的方法学（使用硬件描述语言仍然可以直接设计门级网表，但是少有人如此工作）具有更高的效率。
设计验证
参见：功能验证、形式验证、静态时序分析、硬件验证语言及高级验证
设计人员完成寄存器传输级设计之后，会利用测试平台、形式验证、断言等方式来进行功能验证，检验项目设计的正确性，如果有误，则需要检测之前设计文件中存在的漏洞。现代超大规模集成电路的整个设计过程中，验证所需的时间和精力越来越多，甚至都超过了寄存器传输级设计本身，人们设置些专门针对验证开发了新的工具和语言。
例如，要实现简单的加法器或者更加复杂的算术逻辑单元，或利用触发器实现有限状态机，设计人员可能会编写不同规模的硬件描述语言代码。功能验证是项复杂的任务，验证人员需要为待测设计建立一个虚拟的外部环境，为待测设计提供输入信号（这种人为添加的信号常用“激励”这个术语来表示），然后观察待测设计输出端口的功能是否合乎设计规范。
当所设计的电路并非简单的几个输入端口、输出端口时，由于验证需要尽可能地考虑到所有的输入情况，因此对于激励信号的定义会变得更加复杂，有时甚至需要用到形式验证的方法。有时工程师会使用某些脚本语言（如Perl、Tcl）来编写验证程序，借助计算机程序的高速处理来实现更大的测试覆盖率。现代的硬件验证语言可以提供一些专门针对验证的特性，例如带有约束的随机化变量、覆盖等等。作为硬件设计、验证统一语言，SystemVerilog是以Verilog为基础发展而来的，因此它同时具备了设计的特性和测试平台的特性，并引入了面向对象程序设计的思想，因此测试平台的编写更加接近软件测试。针对高级综合，关于高级验证的电子设计自动化工具也处于研究中。
现代集成电路的时钟频率已经到达了兆赫兹级别，而大量模块内、模块之间的时序关系极其复杂，因此，除了需要验证电路的逻辑功能，还需要进行时序分析，即对信号在传输路径上的延迟进行检查，判断其是否符合时序收敛要求。
逻辑综合
主条目：逻辑综合
工程师设计的硬件描述语言代码一般是寄存器传输级的，在进行物理设计之前，需要使用逻辑综合工具将寄存器传输级代码转换到针对特定工艺的逻辑门级网表，并完成逻辑化简。
和人工进行逻辑优化需要借助卡诺图等类似，电子设计自动化工具来完成逻辑综合也需要特定的算法（如奎因－麦克拉斯基算法等）来化简设计人员定义的逻辑函数。输入到自动综合工具中的文件包括寄存器传输级硬件描述语言代码、工艺库、设计约束文件三大类，这些文件在不同的电子设计自动化工具套件系统中的格式可能不尽相同。逻辑综合工具会产生一个优化后的门级网表，但是这个网表仍然是基于硬件描述语言的，这个网表在半导体芯片中的走线将在物理设计中来完。
选择不同器件（如专用集成电路或者现场可编程门阵列等）对应的工艺库来进行逻辑综合，或者在综合时设置了不同的约束策略，将产生不同的综合结果。寄存器传输级代码对于设计项目的逻计划分、语言结构风格等因素会影响综合后网表的效率。
目前大多数成熟的综合工具大多数是基于寄存器传输级描述的，而基于系统级描述的高级综合工具还处在发展阶段。
由于工艺库包含了标准延迟格式的时序信息，因此逻辑综合后可以对该工艺下门级网表进行更加精确的静态时序分析，进一步确保综合前后的设计能够实现相同的功能。
物理设计
主条目：物理设计
参见：布图规划、布局 (集成电路)、布线 (集成电路)、集成电路版图及低功耗设计
逻辑综合完成之后，通过引入器件制造公司提供的工艺信息，前面完成的设计将进入布图规划、布局、布线阶段，工程人员需要根据延迟、功耗、面积等方面的约束信息，合理设置物理设计工具的参数，不断调试，以获取最佳的集成电路版图，从而决定元件在晶圆上的物理位置。
随着现代集成电路的特征尺寸不断下降，超大规模集成电路已经进入深亚微米级阶段，互连线延迟对电路性能的影响已经达到甚至超过逻辑门延迟的影响。这时，需要考虑的因素包括线网的电容效应和线网电感效应，芯片内部电源线上大电流在线网电阻上造成的电压降也会影响集成电路的稳定性。为了解决这些问题，同时缓解时钟偏移、时钟树寄生参数的负面影响，合理的布局布线和逻辑设计、功能验证等过程同等重要。随着移动设备的发展，低功耗设计在集成电路设计中的地位愈加显著。在物理设计阶段，设计可以转化成几何图形的表示方法，这称为集成电路版图，工业界有若干标准化的文件格式予以规范。
值得注意的是，电路实现的功能在之前的寄存器传输级设计中就已经确定。在物理设计阶段，工程师不仅不能够让之前设计好的逻辑、时序功能在该阶段的设计中被损坏，还要进一步优化芯片按照正确运行时的延迟时间、功耗、面积等方面的性能。在物理设计产生了初步版图文件之后，工程师需要再次对集成电路进行功能、时序、设计规则、信号完整性等方面的验证，以确保物理设计产生正确的硬件版图文件。
后续：具体的工艺制造
参见：半导体器件制造、无厂半导体公司及晶圆代工
半导体制造工厂根据物理设计最后完成、已经通过各项检查的标准化版图文件，即可制造出实际的物理电路。
这个步骤不再属于集成电路设计和计算机工程的范畴，而是直接进入半导体制造工艺领域，关注的重心亦转向具体的材料、器件制作，例如光刻、刻蚀、物理气相沉积、化学气相沉积等。
传统的集成电路公司能够同时完成集成电路设计和集成电路制造。由于集成电路制造所需的设备、原料耗资巨大，因此一般的公司根本无力承受。一旦发生工艺节点的改变（如从65纳米工艺进步到45纳米工艺），公司可能需要花费相当高的成本来更换现有工艺设备，这给许多公司带来了相当沉重的经济负担）。现在，有些公司逐渐放弃既设计、又制造的模式，业务范围缩小至设计、验证本身，而将具体的半导体工艺流程，委托给专门进行集成电路制造的工厂。上述无制造工艺（fabless），只进行设计、验证公司被称为无厂半导体公司，典型的例子包括高通、AMD、英伟达等；而专门负责制造的公司则被称为晶圆代工厂，典型的例子包括台积电等。有一类特殊的无厂半导体公司，它们并不直接将设计项目送去工厂制造，而是把这些项目以IP核的形式封装起来，作为商品销售给其他无厂半导体公司，典型的例子包括ARM公司。
