MODEM产品太多了，我举例说一个吧。。。。介绍给你一种利用美国AMI公司生产的直接序列扩频芯片SX043制作的Modem。
本文介绍一种利用美国AMI公司生产的直接序列扩频芯片SX043制作的Modem。
1 SX043的性能及特点
SX043的主要特点有：
·具有可编程功能，通过内部108个寄存器的值控制芯片的收、发。
·完成直接序列扩频基带处理的全部功能。
·全双工或半双工通信。
·支持的调制方式有：BPSK、DBPSK、QPSK、DQPSK、QAM（8或16）。
·高达1Mbps（BPSK/DBPSK）、2Mbps(QPSK/DQPSK)、3Mbps(8QAM)、4Mbps(16QAM)的数据速率。
·可选长度为11码片的Barker码的最大码长可达到2047的m序列或gold码。
SX043的突出优点是处理增益高。内部有收、发独立的PN码发生器，由11个移位寄存器组成，可产生m序列和gold码序列，最大码可达2047，因此SX043处理增益高达33.1dB。同时用户可选择与传输使用的m序列互相关值最小的另一m序列，它们的互相关值加上用户设定的偏移值作为跟踪、捕获环路的基准值，从而使得同步的误判率减小。用户还可以通过设定寄存器值，在信息传输完成后，使捕获跟踪环路保持夺跟踪状态，继续寻找一个新的同步头。这个特性允许连续传输任意数量的数据块，而不需要重新锁定信息。由于SX043的内部时钟为64MHz，因此在BPSK（DBPSK）方式下，可支持的最大数据速率为1MHz；在QPSK（DQPSK）方式下，可支持的最大数据速率为2MHz。
SX043通过相互独立的输入、输出FIFO作为数据缓冲器与微控制器通信，它最大可存储16个字节。通过FIFO可监督数据传输、接收的状态，在数据传输完成、数据溢出或数据传输被强行放弃时发出中断信号送入微控制器。用户可通过SX043的内部寄存器查看FIFO的状态，控制FIFO在何状态下送出中断。
SX043内部有包格式发生器，使用HDLC协议传输数据，也可以由用户自定义协议通知收信方信息传输完成。如果在信息的传输过程中信息被放弃，SX043会发送放弃标志FF告知用户。用户还可以选择是否对数据包的信息部分扰码。SX043支持CRC-32和CRC-16两种错误检测方式，使用扰码可增强数据传输的可靠性，消除长连0、连1现象，减小多径干扰、码间干扰等，但是使用扰码会产生误码扩散现象。
2 SX043的内部结构
SX043的内部结构框图如图1所示。
由图1可见，SX043由发送模块、接收模块、微控制器接口以及控制与标识寄存器组成。
发送模块由时钟发生器、PN码发生器、深度为16字节的FIFO及信息处理模块组成。SX043通过外部输入的参考时钟和其内部的锁相环，可产生64MHz的稳定工作时钟。此时钟被寄存器TVCO-DIV的值加1所除，所为PN码时钟（最大可达到64MHz）。待传信息由FIFO输入后，经过打包、扰码（可选）再与用户设定的PN码相乘后送出。
接收模块由时钟恢复电路、捕获跟踪环路、深度为16字节的FIFO、PN码发生器及信息处理模块组成。
SX043接收模块内有一PLL，其中的相位检测器一端输入TX的4MHz的参考频率，另一端输入fVCO/16。因为VCO输出64MHz时钟，其被寄存器RN4中的值加1所除，得PN码时钟。
SX043接收模块中，PN码发生器产生的PN码通过PN2引脚输出，与接收到的扩频信号相乘，再通过解调，产生接收信号强度指示信号（RSSI1、RSSI2）。此信号提供给捕获跟踪环路，完成对接收信号的正确接收。捕获采用相位滑动法，跟踪采用τ抖动锁相环电路。根据设定的滑动速率，PN2每次滑动码元长度的1/2，同时电路对RSSI1抽样，一旦其值大于PN码捕获的基准值，电路转到跟踪状态，开始同步头的检测。若在连续的16个符号周期内，没有检测到同步头，若在连续16个符号周期内，没有检测到同步头，则返回到滑动状态；若已检测到同步头，则电路进入τ抖动状态。用户可设定抖动速率，抖动幅度可选为相关峰值的%，从而使得接收端的PN码始终与接收到的PN码同步，正确接收发送来的信号。
接收到的信息通过解扰、解包后送入FIFO，由微控制器接口输出。
微控制器通过微控制器接口将初始程序写入，设置所有控制寄存器的值，并在数据传输和接收的过程中，监控各标识寄存器的值，从而控制SX043的状态，保证信息传输的可靠性。
3 扩频Modem的设计参数
综合考虑了SX043的性能和电路的实现难易程度后，扩频Modem的设计参数定为：
（1）为了实现高扩频增益，保证数据速率不能太低，数据速率定为32kbit/s，使用码长为1023的m序列，从而保证扩频增益不低于30dB。
（2）采用BPSK调制方式。由于在SX043的内部扩频，其输出数据速率高达32Mbps，因而必须选用宽带调制器。调制器中频定为70MHz。
（3）由于解调是在解扩后完成，因而可降低对解调器中频的要求，故选择10.7MHz为常用中频频率。选此中频是由于本设计中选用的是AMI公司生产的配合SX043使用的可编程解调芯片SX061，它支持的最大中频为13MHz。也正是由于此原因，我们在接收端加入了混频器，从而保证扩频增益及数据传输的可靠性。
4 扩频Modem的系统设计
4.1 Modem的结构图如图2所示，可分为发送、接收和控制三部分。
在发送部分，待传数据经过微控制器送入SX043，变为宽带信号后送入外部的BPSK调制器变为中频信号的滤波，然后送入射频发送部分，经过上变频、滤波、功放后由天线发射出去。
在接收部分，接收来的信号经过低噪声放大、下变频、解扩及滤处理后，与SX043产生的接收PN码相乘，变为窄带信号，通过混频器使信号中频变为10.7MHz后，再经过滤波解调器处理后变为基带信号。此信号送入SX043处理变为原数据后输出。
在控制部分，用户通过微控制器输入、输出数据，编写SX043的内部寄存器值，控制系统时钟，收、状态。
4.2 软件设计
软件设计主要由两部分组成：一部分是SX043内部寄存器值的读写控制程序，另一部分是SX061的控制程序。有关SX043及SX061各寄存器的详细设置请参考这两个芯片的技术资料。下面仅就SX043的几个重要寄存器的设置进行说明。
4.2.1 发、收伪码寄存器设置
对发、收伪码控制的寄存器分别为TPNA、TPNB和RPNA、RPNB，它们各占用11bit。将11bit中的某一位或多位置1，便可设定某个长度的PN码。例如，若将TPNA设为00100001000，则其为长度511的m序列。由于RPNB与RPNA的互相关值加上寄存器RFO中的值作为同步检测的基准值，因而RPNB要选择与RPNA互相关值最小的m序列，从而保证同步码捕获的准确性。
4.2.2 伪码速率设置
发端的伪码速率由20位寄存器TVCO-DIV控制；收端的伪码速率由20位寄存器RV4A控制。当接收模块启动时，自动将RN4A中的值装入RN4。由于SX043的工作频率为64MHz，因此，若TVCO-DIV或RN4A的值为N，则伪码的码速率为64/（N+1）（Mchips/s）。
4.2.3 PN码滑动幅度和抖动幅度的设定
在伪码速率较高的情况下，当RN4A的值为1～10时，采用VCO抽头控制器控制PN码的滑动与抖动幅度，具体可通过寄存器RN3设定。VCO抽头控制器内部可自行实现滑动，只要将RN3的第5位置1即可。RN3的第4位为1时，则使其产生抖动。由于VCO有14个抽头。因此，每一个抽头较前一个抽头延时工作周期的1/14，即1.11ns。因而，选定超前或滞后的抽头数（由RN3的0～3位确定）就可以设定抖动的幅度。例如，假设伪码速率为32MHz，则T=31.25ns，若抖动幅度设为相关峰值的±10%，则应选的抽头数为3.125ns/1.11ns≈3，将0011写入RN3的0～3位即可。
在伪码速率较低的情况下，采用RN4模块设定PN码的滑动及抖动幅度。滑动时环路自动将RN4B的值装入RN4、超前抖动时将RN4C的值装入RN4、滞后抖动时将RN4D的值装入RN4，改变PN码的周期，从而产生滑动及抖动。
若滑动幅度为1/2码元，则PN码时钟周期应增加50%，因而RN4B的值应为RN4A值的1.5倍。
若抖动幅度为相关峰值的±10%，则RN4C的值应为RN4A值的90%，因而RN4D的值应为RN4A值为110%。
电路经过调试，达到了比较理想的结果。假设输入速率为32kbps的周期码序列0111010（见图3），在SX043内部与长度为1023的PN码（见图4）相“异或”后变为宽带信号输出（频谱见图5）；接收端将接收到的信号解扩、混频，再经解调后输入SX043处理、恢复出原信号。
使用SX043达到了30dB的处理增益及较高的数据传输速率；采用单片机89C51对其控制，工作方式灵活；采用大规模集成电路，集成度很高，因而结构简单，体积较小。此Modem可以应用于无线局域网、专用数据网、数据信息处理及其它无线系统中。由于高增益，它还可以应用于军事上。
电子工程毕业论文
第1章 绪论
1．1 FPGA概述
1．1．1 FPGA发展的简要回顾
1．1．2 FPGA与ASIC
1．2 可编程逻辑器件的基本概念
1．3 简单可编程器件(sPLD)的结构
1．4 高密度可编程逻辑器件
1．4．1 复杂可编程逻辑器件CPLD
1．4．2 现场可编程门阵列FPGA
1．4．3 CPLD和FPGA的区别
1．4．4 FPGA/CPLD厂家简介
1．5基于FPGA的设计流程与设计方法
1．5．1 基于FPGA的设计流程
1．5．2 自顶向下和自底向上的设计方法学
1．5．3 基于IP核的设计
1．6 EDA技术简介
第2章 可编程逻辑器件
2．1 Altera器件概述
2．1．1 FPGA系列简介
2．1．2 EPLD系列简介
2．1．3 结构化ASIC器件
2．1．4 FPGA器件的配置芯片
2．2 Altera的EPID器件系列
2．2．1 EPLD器件的特性
2．2．2 MAX9000器件的结构
2．2．3 MAX II器件的结构
2．3 Altera的FPGA器件
2．3．1 简单FPGA器件
2．3．2 复杂FPGA器件
2．3．3 新型FPGA器件1
2．4 Xilinx公司产品简介1
2．4．1 Xilinx CPLD器件
2．4．2 Xilinx FPGA器件的特性
2．4．3 Xilinx FPGA器件的结构
2．5 Lattice公司产品简介
2．5．1 I,attice CPLD器件系列
2．5．2 Lattice FPGA产品系列
2．5．3 FPSC产品系列1
2．5．4 低密度PLD产品系列
2．5．5 其他产品
2．6 Actel公司产品简介
2．6．1 Flash FPGA器件
2．6．2 反熔丝FPGA器件
2．6．3 航空航天和军用器件
窘3章 FPGA设计入门
3．1 系统的抽象层次与高级硬件描述语言Verilog
3．2 用Verilog语言建立数字电路模型
3．2．1 代码的书写风格
3．2．2 可综合代码的编码风格
3．2．3 时序电路的设计
3．3 模块设计
3．4 系统规范
3．4．1 系统规范的内容
3．4．2 选择FPGA
第4章 设计验证
4．1 验证综述
4．1．1 验证的概念
4．1．2 验证和测试
4．1．3 自顶向下和自底向上的验证方法
4．1．4 主要验证技术 1
4．1．5 验证工具的介绍
4．1．6 验证计划和流程
4．2 功能验证
4．2．1 验证程序(Testbench)的组成
4．2．2 实用构造Trestbench技术
4．3 基于断言的验证
4．4 时序验证
4．4．1 静态时序分析概述
4．4．2 静态时序分析中的基本概念
4．4．3 假路径和多周期路径
4．4．4 时序验证中的系统任务
第5章 ModeISjm工具介绍
5．1．ModelSim概述
5．1．1 基本仿真流程
5．1．2 工程仿真流程1
5．1．3 多数据库仿真流程1
5．1．4 调试工具
5．2 ModelSim工程
5．2．1 创建一个新工程
5．2．2 编译和加载设计
5．2．3 利用文件夹组织工程
5．2．4 在工程中进行仿真配置
5．2．5 关于工程的其他基本操作
5．2．6 Proiect标签页及菜单简介1
5．2．7 指定文件属性和工程设置
5．3 设计库
5．3．1 设计库简介
5．3．2 使用设计库工作
5．3．3 导入FPGA设计库
5．4 Verilog基本仿真
5．4．1 创建工作的设计数据库
5．4．2 编译设计
5．4．3 运行仿真
5．4．4 设置断点与源代码单步执行
5．4．5 结束仿真
5．4．6 增量编译
5．5 在Verilog仿真中连接第三方资源库
5．5．1 仿真连接资源库
5．5．2 永久性映射资源库
5．6 使用波形窗口 1
5．6．1 向波形窗口添加项目
5．6．2 波形显示的图像缩放
5．6．3 在波形窗口中使用游标
5．6．4 存储波形窗口格式
5．6．5 WLF文件(Datasets)
5．7 使用数据流(dataflow)窗口进行调试
5．7．1 编译并加载一个例子
5．7．2 观察设计的连接性
5．7．3 跟踪事件
5．7．4 追踪未知态
5．7．5 在dataflow窗口中显示层次结构
5．8 存储器的查看与初始化
5．8．1 编译和装入设计举例
5．8．2 查看存储器
5．8．3 保存存储器数据到一个文件
5．8．4 初始化一个存储区
5．8．5 交互式调试命令
5．9 使用性能分析器仿真
5．9．1 性能分析器简介及本节的设计文件
5．9．2 编译、加载例子的设计
5．9．3 运行仿真
5．9．4 使用数据改进性能
5．9．5 过滤并保存数据
5．10 仿真代码覆盖情况
5．10．1 编译、加载例子的设计
5．10．2 在主窗口中查看统计
5．10．3 在源代码窗口中查看统计
5．10．4 在信号窗口中查看状态翻转统计
5．10．5 指定不进行覆盖率统计的行或文件
5．10．6 创建代码覆盖率报告
5．11 波形比较过程
5．11．1 波形比较器简介及本节的设计文件
5．11．2 创建参考数据文件和测试数据文件
5．11．3 比较仿真运行
5．11．4 查看比较数据
5．11．5 保存和重装比较数据．
5．12 ModelSim自动运行
5．12．1 创建简单的DO文件
5．12．2 使用“启动DO文件”运行ModelSim
5．12．3 命令行方式运行ModelSim
5．12．4 与ModelSim一起使用Tcl
5．13 使用ModelSim进行后仿真
第6章 Quartus集成环境
6．1 Quartus II软件概述
6．1．1 Quartus II软件的安装
6．1．2 Quartus II软件工具授权
6．2 Quartus II设计流程简介
6．3 设计输入
6．3．1 创建一个工程
6．3．2 创建一个设计
6．3．3 Quartus使用举例
6．4 配置设计工程的编译约束1
6．4．1 使用Assignment Editor
6．4．2 使用引脚规划器(Pin Planner)1
6．4．3 使用Settings对话框
6．5 综合设计
6．5．1 使用QuartusII Verilog HDL及VHDL集成综合工具
6．5．2 使用其他EDA综合工具 1
6．5．3 “Analysis&Synthesis”的控制 1
6．6 布局布线
6．6．1 执行一个完整的增量编译
6．6．2 分析布局布线结果
6．6．3 布局布线的优化
6．7 基于模块的设计
6．7．1 Quartus II基于模块化的设计流程
6．7．2 使用逻辑锁区域(LogicLock Regins)
6．7．3 在自顶向下增量编译流程中使用区域逻辑锁
6．7．4 在自底向上逻辑锁流程中保存中间综合结果
6．7．5 在EDA工具中集中使用逻辑锁
6．8 Quartus II的时序分析(17lining Analysis)
6．8．1 在Quartus II软件中执行时序分析
6．8．2 进行前期的时序评估
6．8．3 查看时序分析结果
6．8．4 使用第三方EDA工具进行时序分析
6．9 时序逼近(Timing Closure)
6．9．1使用时序逼近底层图(Timing Closure Floorplan)
6．9．2使用时序优化顾问
6．9．3使用网表优化实现时序逼近
6．9．4使用L,ogicLock Regins实现时序逼近
6．9．5使用增量编译达到时序逼近
6．10 功率分析(Power Analysis)
6．1l 对器件的编程与配置
6．12 调试
6．12．1 使用SignalTap II逻辑分析仪
6．12．2 使用SignalProbe信号探针
6．12．3 使用In-System Memory Content Editor
6．12．4 使用寄存器传输级查看器(RTL Viewer)
6．12．5 使用芯片编辑器 1
第7章 FPGA设计实例
7．1 74181ALU运算器设计
7．1．1 74181ALU的功能说明
7．1．2 逻辑电路
7．1．3 Verilog程序设计
7．1．4 ALV运算器的功能验证
7．2 伪随机序列设计
7．2．1 m序列
7．2．2 9位的LFSR计数器
7．2．3 数字序列的扰码
7．2．4 循环冗余校验
7．3 SDH解帧器设计
7．4．8b/10b编码设计
7．4．1 8b/10b编码技术
7．4．2 8b/10b编码器的设计
7．4．3 程序代码简介
7．4．4 Testbench程序设计
第8章 AItera系统级的SOPC开发
8．1 Altera II的使用
8．2 SOPC开发流程概述
8．2．1 应用系统需求分析 1
8．2．2 使用SOPC Builder建立SOPC系统设计
8．2．3 Nios II监控软件的开发
8．2．4 灵活运用SOPC开发流程
8．3 Altera Nios CPU简介
8．4 Altcra Nios外设组件简介
8．5 Altera 1C20 Demo板介绍
8．6 Altera 1C20试验板上的SOPC系统开发实例
8．6．1 开发实例功能介绍
8．6．2 开发设计步骤
附录频率计系统的设计
参考文献
……
液压伺服系统设计
液压伺服系统设计
在液压伺服系统中采用液压伺服阀作为输入信号的转换与放大元件。液压伺服系统能以小功率的电信号输入，控制大功率的液压能（流量与压力）输出，并能获得很高的控制精度和很快的响应速度。位置控制、速度控制、力控制三类液压伺服系统一般的设计步骤如下：
1）明确设计要求：充分了解设计任务提出的工艺、结构及时系统各项性能的要求，并应详细分析负载条件。
2）拟定控制方案，画出系统原理图。
3）静态计算：确定动力元件参数，选择反馈元件及其它电气元件。
4）动态计算：确定系统的传递函数，绘制开环波德图，分析稳定性，计算动态性能指标。
5）校核精度和性能指标，选择校正方式和设计校正元件。
6）选择液压能源及相应的附属元件。
7）完成执行元件及液压能源施工设计。
本章的内容主要是依照上述设计步骤，进一步说明液压伺服系统的设计原则和介绍具体设计计算方法。由于位置控制系统是最基本和应用最广的系统，所以介绍将以阀控液压缸位置系统为主。
4.1 全面理解设计要求
4.1.1 全面了解被控对象
液压伺服控制系统是被控对象—主机的一个组成部分，它必须满足主机在工艺上和结构上对其提出的要求。例如轧钢机液压压下位置控制系统，除了应能够承受最大轧制负载，满足轧钢机轧辊辊缝调节最大行程，调节速度和控制精度等要求外，执行机构—压下液压缸在外形尺寸上还受轧钢机牌坊窗口尺寸的约束，结构上还必须保证满足更换轧辊方便等要求。要设计一个好的控制系统，必须充分重视这些问题的解决。所以设计师应全面了解被控对象的工况，并综合运用电气、机械、液压、工艺等方面的理论知识，使设计的控制系统满足被控对象的各项要求。
4.1.2 明角设计系统的性能要求
1）被控对象的物理量：位置、速度或是力。
2）静态极限：最大行程、最大速度、最大力或力矩、最大功率。
3）要求的控制精度：由给定信号、负载力、干扰信号、伺服阀及电控系统零飘、非线性环节（如摩擦力、死区等）以及传感器引起的系统误差，定位精度，分辨率以及允许的飘移量等。
4）动态特性：相对稳定性可用相位裕量和增益裕量、谐振峰值和超调量等来规定，响应的快速性可用载止频率或阶跃响应的上升时间和调整时间来规定；
5）工作环境：主机的工作温度、工作介质的冷却、振动与冲击、电气的噪声干扰以及相应的耐高温、防水防腐蚀、防振等要求；
6）特殊要求；设备重量、安全保护、工作的可靠性以及其它工艺要求。
4.1.3 负载特性分析
正确确定系统的外负载是设计控制系统的一个基本问题。它直接影响系统的组成和动力元件参数的选择，所以分析负载特性应尽量反映客观实际。液压伺服系统的负载类型有惯性负载、弹性负载、粘性负载、各种摩擦负载（如静摩擦、动摩擦等）以及重力和其它不随时间、位置等参数变化的恒值负载等。
4.2 拟定控制方案、绘制系统原理图
在全面了解设计要求之后，可根据不同的控制对象，按表6所列的基本类型选定控制方案并拟定控制系统的方块图。如对直线位置控制系统一般采用阀控液压缸的方案，方块图如图36所示。
图36 阀控液压缸位置控制系统方块图
表6 液压伺服系统控制方式的基本类型
伺服系统 控制信号 控制参数 运动类型 元件组成
机液
电液
气液
电气液 模拟量
数字量
位移量 位置、速度、加速度、力、力矩、压力 直线运动
摆动运动
旋转运动 1.阀控制：阀-液压缸，阀-液压马达
2.容积控制：变量泵-液压缸；变量泵-液压马达；阀-液压缸-变量泵-液压马达
3.其它：步近式力矩马达
4.3 动力元件参数选择
动力元件是伺服系统的关键元件。它的一个主要作用是在整个工作循环中使负载按要求的速度运动。其次，它的主要性能参数能满足整个系统所要求的动态特性。此外，动力元件参数的选择还必须考虑与负载参数的最佳匹配，以保证系统的功耗最小，效率高。
动力元件的主要参数包括系统的供油压力、液压缸的有效面积（或液压马达排量）、伺服阀的流量。当选定液压马达作执行元件时，还应包括齿轮的传动比。
4.3.1 供油压力的选择
选用较高的供油压力，在相同输出功率条件下，可减小执行元件——液压缸的活塞面积（或液压马达的排量），因而泵和动力元件尺寸小重量轻，设备结构紧凑，同时油腔的容积减小，容积弹性模数增大，有利于提高系统的响应速度。但是随供油压力增加，由于受材料强度的限制，液压元件的尺寸和重量也有增加的趋势，元件的加工精度也要求提高，系统的造价也随之提高。同时，高压时，泄漏大，发热高，系统功率损失增加，噪声加大，元件寿命降低，维护也较困难。所以条件允许时，通常还是选用较低的供油压力。
常用的供油压力等级为7MPa到28MPa，可根据系统的要求和结构限制条件选择适当的供油压力。
4.3.2 伺服阀流量与执行元件尺寸的确定
如上所述，动力元件参数选择除应满足拖动负载和系统性能两方面的要求外，还应考虑与负载的最佳匹配。下面着重介绍与负载最佳匹配问题。
（1）动力元件的输出特性
将伺服阀的流量——压力曲线经坐标变换
绘于υ－FL平面上，所得的抛物线即为动力元件稳态时的输出特性，见图37。
图37 参数变化对动力机构输出特性的影响
a）供油压力变化；b）伺服阀容量变化；c）液压缸面积变化
图中 FL——负载力，FL=pLA；
pL——伺服阀工作压力；
A——液压缸有效面积；
υ——液压缸活塞速度，
qL——伺服阀的流量；
q0——伺服阀的空载流量；
ps——供油压力。
由图37可见，当伺服阀规格和液压缸面积不变，提高供油压力，曲线向外扩展，最大功率提高，最大功率点右移，如图37a。
当供油压力和液压缸面积不变，加大伺服阀规格，曲线变高，曲线的顶点A ps不变，最大功率提高，最大功率点不变，如图37b。
当供油压力和伺服阀规格不变，加大液压缸面积A，曲线变低，顶点右移，最大功率不变，最大功率点右移，如图37c。
（2）负载最佳匹配图解法
在负载轨迹曲线υ－FL平面上，画出动力元件输出特性曲线，调整参数，使动力元件输出特性曲线从外侧完全包围负载轨迹曲线，即可保证动力元件能够拖动负载。在图38中，曲线1、2、3代表三条动力元件的输出特性曲线。曲线2与负载轨迹最大功率点c相切，符合负载最佳匹配条件，而曲线1、3上的工作点α和b，虽能拖动负载，但效率都较低。
（3）负载最佳匹配的解析法
参见液压动力元件的负载匹配。
（4）近似计算法
在工程设计中，设计动力元件时常采用近似计算法，即按最大负载力FLmax选择动力元件。在动力元件输出特性曲线上，限定
FLmax≤pLA=
，并认为负载力、最大速度和最大加速度是同时出现的，这样液压缸的有效面积可按下式计算：
（37）
图38 动力元件与负载匹配图形
按式37求得A值后，可计算负载流量qL，即可根据阀的压降从伺服阀样本上选择合适的伺服阀。近似计算法应用简便，然而是偏于保守的计算方法。采用这种方法可以保证系统的性能，但传递效率稍低。
（5）按液压固有频率选择动力元件
对功率和负载很小的液压伺服系统来说，功率损耗不是主要问题，可以根据系统要求的液压固有频率来确定动力元件。
四边滑阀控制的液压缸，其活塞的有效面积为
（38）
二边滑阀控制的液压缸，其活塞的有效面积为
（39）
液压固有频率ωh可以按系统要求频宽的（5～10）倍来确定。对一些干扰力大，负载轨迹形状比较复杂的系统，不能按上述的几种方法计算动力元件，只能通过作图法来确定动力元件。
计算阀控液压马达组合的动力元件时，只要将上述计算方法中液压缸的有效面积A换成液压马达的排量D，负载力FL换成负载力矩TL，负载速度换成液压马达的角速度 ，就可以得到相应的计算公式。当系统采用了减速机构时，应注意把负载惯量、负载力、负载的位移、速度、加速度等参数都转换到液压马达的轴上才能作为计算的参数。减速机构传动比选择的原则是：在满足液压固有频率的要求下，传动比最小，这就是最佳传动比。
4.3.3 伺服阀的选择
根据所确定的供油压力ps和由负载流量qL（即要求伺服阀输出的流量）计算得到的伺服阀空载流量q0，即可由伺服阀样本确定伺服阀的规格。因为伺服阀输出流量是限制系统频宽的一个重要因素，所以伺服阀流量应留有余量。通常可取15%左右的负载流量作为伺服阀的流量储备。
除了流量参数外，在选择伺服阀时，还应考虑以下因素：
1）伺服阀的流量增益线性好。在位置控制系统中，一般选用零开口的流量阀，因为这类阀具有较高的压力增益，可使动力元件有较大的刚度，并可提高系统的快速性与控制精度。
2）伺服阀的频宽应满足系统频宽的要求。一般伺服阀的频宽应大于系统频宽的5倍，以减小伺服阀对系统响应特性的影响。
3）伺服阀的零点漂移、温度漂移和不灵敏区应尽量小，保证由此引起的系统误差不超出设计要求。
4）其它要求，如对零位泄漏、抗污染能力、电功率、寿命和价格等，都有一定要求。
4.3.4 执行元件的选择
液压伺服系统的执行元件是整个控制系统的关键部件，直接影响系统性能的好坏。执行元件的选择与设计，除了按本节所述的方法确定液压缸有效面积A（或液压马达排量D）的最佳值外，还涉及密封、强度、摩擦阻力、安装结构等问题。
4.4 反馈传感器的选择
根据所检测的物理量，反馈传感器可分为位移传感器、速度传感器、加速度传感器和力（或压力）传感器。它们分别用于不同类型的液压伺服系统，作为系统的反馈元件。闭环控制系统的控制精度主要决定于系统的给定元件和反馈元件的精度，因此合理选择反馈传感器十分重要。
传感器的频宽一般应选择为控制系统频宽的5～10倍，这是为了给系统提供被测量的瞬时真值，减少相位滞后。传感器的频宽对一般系统都能满足要求，因此传感器的传递函数可近似按比例环节来考虑。
4.5 确定系统方块图
根据系统原理图及系统各环节的传递函数，即可构成系统的方块图。根据系统的方块图可直接写出系统开环传递函数。阀控液压缸和阀控液压马达控制系统二者的传递函数具有相同的结构形式，只要把相应的符号变换一下即可。
4.6 绘制系统开环波德图并确定开环增益
系统的动态计算与分析在这里是采用频率法。首先根据系统的传递函数，求出波德图。在绘制波德图时，需要确定系统的开环增益K。
改变系统的开环增益K时，开环波德图上幅频曲线只升高或降低一个常数，曲线的形状不变，其相频曲线也不变。波德图上幅频曲线的低频段、穿越频率以及幅值增益裕量分别反映了闭环系统的稳态精度、截止频率及系统的稳定性。所以可根据闭环系统所要求的稳态精度、频宽以及相对稳定性，在开环波德图上调整幅频曲线位置的高低，来获得与闭环系统要求相适应的K值。
4.6.1 由系统的稳态精度要求确定K
由控制原理可知，不同类型控制系统的稳态精度决定于系统的开环增益。因此，可以由系统对稳态精度的要求和系统的类型计算得到系统应具有的开环增益K。
4.6.2由系统的频宽要求确定K
分析二阶或三阶系统特性与波德图的关系知道，当ζh和K/ωh都很小时，可近似认为系统的频宽等于开环对数幅值曲线的穿越频率，即ω-3dB≈ωc，所以可绘制对数幅频曲线，使ωc在数值上等于系统要求的ω-3dB值，如图39所示。由此图可得K值。
图39 由ω-3dB绘制开环对数幅频特性
a）0型系统；b）I型系统
4.6.3 由系统相对稳定性确定K
系统相对稳定性可用幅值裕量和相位裕量来表示。根据系统要求的幅值裕量和相位裕量来绘制开环波德图，同样也可以得到K。见图40。
实际上通过作图来确定系统的开环增益K，往往要综合考虑，尽可能同时满足系统的几项主要性能指标。
4.7 系统静动态品质分析及确定校正特性
在确定了系统传递函数的各项参数后，可通过闭环波德图或时域响应过渡过程曲线或参数计算对系统的各项静动态指标和误差进行校核。如设计的系统性能不满足要求，则应调整参数，重复上述计算或采用校正环节对系统进行补偿，改变系统的开环频率特性，直到满足系统的要求。
4.8 仿真分析
在系统的传递函数初步确定后，可以通过计算机对该系统进行数字仿真，以求得最佳设计。目前有关于数字仿真的商用软件，如Matlab软件，很适合仿真分析。
