版图设计可以参考下面的软件：
Cadence EDA软件
数字系统模拟工具Verilog-XL
电路图设计工具Composer
电路模拟工具Analog Artist
射频模拟工具Spectre RF
版图编辑器Virtuoso Layout
布局布线工具Preview
版图验证工具Dracula等
扩展资料：
利用EDA工具，电子设计师可以从概念、算法、协议等开始设计电子系统，大量工作可以通过计算机完成，并可以将电子产品从电路设计、性能分析到设计出IC版图或PCB版图的整个过程的计算机上自动处理完成。
Cadence Allegro系统互连平台能够跨集成电路、封装和PCB协同设计高性能互连。应用平台的协同设计方法，工程师可以迅速优化I/O缓冲器之间和跨集成电路、封装和PCB的系统互联，约束驱动的Allegro流程包括高级功能用于设计捕捉、信号完整性和物理实现。
由于它还得到Cadence Encounter与Virtuoso平台的支持，Allegro协同设计方法使得高效的设计链协同成为现实。
百度百科-Cadence
百度百科-eda （电子设计自动化）
不属于集成电路版图设计的依据
电路图是指用电路元件符号表示电路连接的图。电路图是人们为研究、工程规划的需要，用物理电学标准化的符号绘制的一种表示各元器件组成及器件关系的原理布局图。由电路图可以得知组件间的工作原理，为分析性能、安装电子、电器产品提供规划方案。在设计电路中，工程师可从容在纸上或电脑上进行，确认完善后再进行实际安装。通过调试改进、修复错误、直至成功。采用电路仿真软件进行电路辅助设计、虚拟的电路实验，可提高工程师工作效率、节约学习时间，使实物图更直观。
PCB版图，就是根据原理图画成的实际元器件摆放和连线图，以便供制作实际电路板使用。在制作实际的电路板之前，必须根据原理图绘制出PCB版图，然后用PCB版图进行生产，安装元器件，才可以得到实际的电路板，也就是通常所说的PCB。
不属于集成电路版图设计的依据是基于形式逻辑的设计方法
集成电路（integrated circuit）是一种微型电子器件或部件。采用一定的工艺，把一个电路中所需的晶体管、电阻、电容和电感等元件及布线互连一起，制作在一小块或几小块半导体晶片或介质基片上，然后封装在一个管壳内，成为具有所需电路功能的微型结构；其中所有元件在结构上已组成一个整体，使电子元件向着微小型化、低功耗、智能化和高可靠性方面迈进了一大步。它在电路中用字母“IC”表示。集成电路发明者为杰克·基尔比（基于锗（Ge）的集成电路）和罗伯特·诺伊斯（基于硅（Si）的集成电路）。当今半导体工业大多数应用的是基于硅的集成电路。
