首先你要知道一些硬件知识；要掌握PCB设计的知识，如如何减小EMC，针对不同频率、模拟和数字应如何进行处理；抗干扰问题；差分布线等等。
你要掌握好cadence spb，能用它画图，做PCB，要想做好，那么一定要会用它来仿真，检查PCB。
1,《高速电路设计与仿真分析：Cadence实例设计详解》
2,《PCB电磁兼容设计》《高速电路PCB设计与EMC技术分析》。
3、《电路理论》清华大学
4、《数字电路与系统》
5、《模拟电子技术》
对于后面这3本，主要是基础，可以帮助你看懂电路，这样你才能进行正确的设计PCB。前面两主要是进行PCB设计的方法和仿真方法。如果设计超高速电路，那么要看看RF设计的书籍。
高速电路：数字逻辑电路的频率达到或超过50MHz，而且工作在这个频率之上的电路占整个系统的1/3以上，就可以称其为高速电路。
高速信号：如果线传播延时大于数字信号驱动端上升时间的1/2，则可以认为此类信号是高速信号。
信号完整性可以分为狭义和广义，狭义信号完整性主要关注传输线上的信号质量，广义信号完整性则既包括了侠义信号完整性，也包含电源完整性以及电磁干扰等相关的内容。
从狭义上来说通常我们需要考虑信号完整性的信号，也就是常说的高速信号。因此在判断一个信号是否会遇到SI相关问题的时候，首先是要确定这个信号算不算高速信号。
针对高速信号的定义，网上有多种不同的说法。比如：
频率大于50MHZ的信号；
需要考虑趋肤效应带来的影响时的信号；
边沿时间小于100PS的信号；
上升时间小于6倍信号的传输延时；
这些说法都有一定的道理，相对而言最合理的应该是上升时间小于6倍信号传输延时。这里面信号的上升时间可以通过IBIS模型或是数据手册获取（通常信号的上升时间取电平幅度值从10%上升到90%的时间范围，在IBIS模型中给出的上升时间取的是电平幅度变化值的20~80%）。而传输延时则可以按照总长度除信号传播速度进行计算，传输速度简易近似值约为6mil/ps。
