异步电路：主要是组合逻辑电路，用于产生地址译码器、FIFO或RAM的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。也就是说一个时刻允许一个输入发生变化，以避免输入信号之间造成的竞争冒险。电路的稳定需要有可靠的建立时间和持时间，待下面介绍。
同步电路：是由时序电路(寄存器和各种触发器)和组合逻辑电路构成的电路，其所有操作都是在严格的时钟控制下完成的。这些时序电路共享同一个时钟CLK，而所有的状态变化都是在时钟的上升沿(或下降沿)完成的。比如D触发器，当上升延到来时，寄存器把D端的电平传到Q输出端。在同步电路设计中一般采用D触发器，异步电路设计中一般采用Latch修改
同步电路和异步电路的区别：
同步电路是电路里的时钟相互之间是同步
，同步的含义不只局限于同一个clock，而是容许有多个clock，这些clock的周期有倍数关系并且相互之间的相位关系是固定的就可以。比如，
10ns,
5ns,
2.5ns
三个clock的电路是同步电路。我们现在的综合，sta都是针对同步电路的。
异步电路是指clock之间没有倍数关系或者相互之间的相位关系不是固定的，比如5ns,
3ns
两个clock是异步的。异步电路无法作真正意义上的综合及sta，如果在同步电路里夹杂有异步电路，就set_flase_path。所以异步电路只有
靠仿真来检查电路正确与否。
注意：
异步电路主要是组合逻辑电路，用于产生地址译码器、fifo或ram的读写控制信号脉冲，但它同时也用在时序电路中，此时它没有统一的时钟，状态变化的时刻是不稳定的，通常输入信号只在电路处于稳定状态时才发生变化。
在同步电路设计中一般采用d
触发器，异步电路设计中一般采用锁存器（latch）。
