MOS器件工作电压降低是工艺特征尺寸scaling down的必然结果。 沟道长度和栅极氧化层厚度减小后，在基本不影响器件性能的前提下，可以适当降低VDD，以减小功耗，何乐而不为 。不过VDD若减得太小，阈值电压必定也会设计得很低，那么亚阈值电流过大，静态功耗也会上升。此外，VDD减小， 而饱和Ids与VDD平方成正比，Ids过小，器件充放电速度变慢，会影响系统工作频率。 每一个器件的面积减小后，一片晶圆不仅能生产更多的芯片，而且浪费的边角材料也更少(因为芯片都是长方形的)。 此外，芯片的良率也更高，因为每个芯片上出现缺陷的概率更小了。所以scaling down是芯片生产厂所追求的目标。
记得采纳啊
共模干扰指的是干扰电压在信号线及其回线（一般称为信号地线）上的幅度相同，这里的电压以附近任何一个物体（大地、金属机箱、参考地线板等）为参考电位，干扰电流回路则是在导线与参考物体构成的回路中流动。
如何识别共模干扰
1）从干扰源判断：雷电、附近发生的电弧、附近的电台或其它大功率辐射装置在电缆上产生的干扰是共模干扰。
2）从频率上判断：共模干扰主要集中在1MHz以上。
这是由于共模干扰是通过空间感应到电缆上的，这种感应只有在较高频率时才容易发生。但有一种例外，当电缆从很强的磁场辐射源（例如，开关电源）旁边通过时，也会感应上频率较低的共模干扰。
3）用仪器测量：只要有一台频谱分析仪和一只电流卡钳就可以进行测量、判断了，判断的步骤如下：
将卡钳卡在信号线或地线（火线或零线）上，记录下某个感兴趣频率（f1）的干扰强度；
/将卡钳同时卡住信号线和地线， 若能观察到（f1）处的干扰，则（f1）干扰中包含共模干扰成份，要判断是否仅含共模成份，进行步骤三的判别；
将卡钳分别卡住信号线和地线，若两根线上测得的（f1）干扰的幅度相同，则（f1）干扰中仅含共模成份；若不相同，则（f1）干扰中还包含差模成份
