隔离模拟信号，主要还是看隔离精度和响应速度要求。一般方案分两种，一种是数值隔离，一种是纯模拟隔离。两种各有优缺点。
数值隔离方案：主要是ADDA加数据隔离，精度取决于AD/DA的转换精度，速度取决于器件的延迟特性。隔离精度越高需要隔离的数据位数也会越多，成本也会越高。
模拟隔离方案:就是运放加磁器件隔离，原理较为复杂，调试难度大。但是转换速度计精度都较高。同时由于精度较高，在元器件选择上也比较重要，一般不会自己设计。大概原理款图如下：
运放加磁隔，同时需要做一些补偿电路。调试难度较大，不过有类似模块使用，直接输入电源及电压信号，输出端即为1:1的型号还原。使用方便，大致参数，
为了调节延时满足系统时序设计要求，但是设计者应该有这样的认识：蛇形线会破坏信号质量，改变传输延时，布线时要尽量避免使用，因此一块PCB上的蛇形线越多并不意味着越“高级”。
实际设计中，为了保证信号有足够的保持时间，或减小同组信号之间的时间偏移，往往不得不故意进行绕线，例如DDR*（DDR1/DDR2/DDR3）中的DQS与DQ信号组要求要严格等长以降低PCB skew，这时就要用到蛇形线。
扩展资料
PCB上的任何一条走线在通过高频信号的情况下都会对该信号造成时延时，蛇形走线的主要作用是补偿“同一组相关”信号线中延时较小的部分。
这些部分通常是没有或比其它信号少通过另外的逻辑处理；最典型的就是时钟线，通常它不需经过任何其它逻辑处理，因而其延时会小于其它相关信号。
高速数字PCB板的等线长是为了使各信号的延迟差保持在一个范围内，保证系统在同一周期内读取的数据的有效性(延迟差超过一个时钟周期时会错读下一周期的数据)。
一般要求延迟差不超过1/4时钟周期，单位长度的线延迟差也是固定的、延迟跟线宽、线长、铜厚、板层结构有关，但线过长会增大分布电容和分布电感，使信号质量。
所以时钟IC引脚一般都接RC端接，但蛇形走线并非起电感的作用，相反的，电感会使信号中的上升元中的高次谐波相移，造成信号质量恶化，所以要求蛇形线间距最少是线宽的两倍,信号的上升时间越小就越易受分布电容和分布电感的影响.
-蛇形线
