多余输入端接地和接0是一个意思，都是接的低电位；悬空和接1也是一个意思，都是高电位。
但是CMOS电路的输入端是不允许悬空的，因为悬空会使电位不定，破坏正常的逻辑关系。另外，悬空时输入阻抗高，易受外界噪声干扰，使电路产生误动作，而且也极易造成栅极感应静电而击穿。
所以“与”门，“与非”门的多余输入端要接高电平，“或”门和“或非”门的多余输入端要接低电平。若电路的工作速度不高，功耗也不需特别考虑时，则可以将多余输入端与使用端并联。
扩展资料
门电路应用注意事项：
对于或门及或非门的多余输入端，可以使其输入低电平。具体措施是通过小于500Ω的电阻接地或直接接地。
在前级门的扇出系数有富余时，也可以和有用输入端并联连接。对于与或非门，若某个与门多余，则其输入端应全部输入低电平（接地或通过小于500Ω的电阻接地），或者与另外同一个门的有用端并联连接（但不可超出前级门的扇出能力）。
若与门的部分输入端多余，处理方法和单个与门方法一样。
TTL门电路输入端在什么条件下允许悬空?为什么?
设计电路比较麻烦。数字集成电路中，由于其输入电路结构的形式，决定了TTL电路的输入端悬空时相当于高电平，而CMOS电路的输入端悬空时处于不定状态。因CMOS电路的输入电阻很大，悬空的输入端很容易感应外界的电磁干扰，导致输入端电平忽高忽低，这将严重影响电路工作状态！TTL电路输入端悬空时，遇到强干扰时，也可能处于不稳定状态。
因此，为了保证数字逻辑电路的稳定工作，其不用或多余的输入端，应可靠地接入无效电平；对于可能断开连接信号（如两块电路板之间）的输入端，也应通过接上（下）拉电阻等方式予以处理，避免悬空导致的错误状态。
TTL 输入阻抗不算高，在不影响逻辑关系的条件下，多余的端子可以悬空，但是这样做不是好习惯 。如：
Y = ABCD ，实用只有2个输入信号，C、D 悬空 ，C = D = 1 ，Y = AB ，不影响逻辑关系。把 C 、D 通过电阻接 +5V 最佳。
Y = A+B+C+D ，多余输入端就应该接地，悬空则 Y = 1 ≠ A+B 。
CMOS 器件输入阻抗极高，多余输入端不允许悬空。
