投稿-3.1 4位可控加减法电路仿真
** 作者0123-刘春芝 **
模块（一）加法电路：以0110+1010作为展示
（1）将SUM设为0，使电路成为一个加法电路
（2）输入加数
输入加数B4B3B2B1为0101，通过调节上方的双向逻辑状态实现，B4B3B2B1数据直接输入到4位并行全加器的对应的B4B3B2B1的地方，通过连线进行连接，七段数码管显示加数为9
（3）输入另一加数后最终结果显示
输入另一加数A4A3A2A1为1010，通过调节上方的双向逻辑状态实现，A4A3A2A1的各位上的数和SUM进行异或运算，异或门显示红点则异或最终结果为1，显示蓝点则为0。
异或门的结果则从左到右对应4位并行全加器的对应的A4A3A2A1的地方
模块（二）减法电路：以0010-0001作为展示
（1）将SUM设为1，使电路成为一个减法电路
（2）输入被减数
输入被减数B4B3B2B1为0010，通过调节上方的双向逻辑状态实现，B4B3B2B1数据直接输入到4位并行全加器的对应的B4B3B2B1的地方，通过连线进行连接，七段数码管显示加数为2
（3）输入减数后最终结果显示
输入减数A4A3A2A1为0001，通过调节上方的双向逻辑状态实现，A4A3A2A1的各位上的数和SUM进行异或运算，异或门显示红点则异或最终结果为1，显示蓝点则为0。
异或门的结果则从左到右对应4位并行全加器的对应的A4A3A2A1的地方
（1）利用4位并行全加器进行加减电路仿真时，SUM=0电路为加法电路，SUM=1电路为减法电路
（2）做加法时，异或门端输出数据和原数据相同；做减法时，异或门端输出数据和原数据相反
（3）在4位并行全加器中，各位一一对应相加，即A1和B1相加，A2和B2相加，A3和B3相加，A4和B4相加
（4）各加数对应各位相加结果遵从二进制相加原则
（1）4008即为4位并行全加器，在进行4位数据相加减时，只需使用1个，不需4个
（2）各元件进行连线时，请勿直接在红点上直接连接，电路会显示错误，且不易查出原因
（3）通过7SEG-BCD（7段数码管）进行显示最终数据结果时，注意高低位顺序是从左到右为从高到低
（4）由于4008是并行全加器，不遵从我们所学的串行全加器的进位原则，故不必过于纠结于进位问题，只需注重全加器做加减法电路的过程即可
