计数器电路的分频比：(即Y与CP的频率之比)
计数器的位数决定分频数的。
如4位计数器，可分频2的4次方，即16分频。
计数器Ⅰ的模为M，计数器Ⅱ的模为N
CO进位信号作为计数器2的触发信号，用乘法计算总分频器，即可实现M*N次分频。
急求用74ls161设计24进制计数器，有电路图更好
可以用同步4位二进制加法计数器74LS161、三输入与非门74LS10、4511、共阴七段数码LED显示器来实现七进制的计数器。具体实现方法如下：
首先要知道74LS161是4位二进制同步计数器，该计数器能同步并行预置数据，具有清零置数，计数和保持功能，具有进位输出端，可以串接计数器使用。
从初始状态开始，七进制的计数器有效循环状态有0000、0001、0010、0011、0100、0101、0110七个。其最后一个，在下一个状态所对应的数码是：0111。
利用74LS161的异步清零(低电平有效)功能，根据反馈清零法，可以得到74LS161所实现的七进制计数器电路图：（例图是通过仿真软件所绘制的电路仿真原理图）
扩展资料：
74LS161是常用的四位二进制可预置的同步加法计数器，它和74HC161功能一样，只不过74HC161是CMOS型，而74LS161是TTL型。74LS161可以灵活的运用在各种数字电路，以及单片机系统中实现分频器等很多重要的功能。
74LS161的主要功能如下：
1、异步清零功能：当输入端CLR的反为零时，不论有无时钟脉冲CLK和其他信号输入，计数器被清零，即输出端Qd~Qa都为0。
2、同步并行置数功能：当输入端CLR的反=1，LOAD的反=0时，在输入时钟脉冲CLK上升沿的作用下，并行输入的数据dcba被置入计数器，即输出端Qd~Qa=dcba。
3、计数功能：当输入端LOAD的反=CLR的反=ENP=ENT=1，当CLK端输入计数脉冲时，计数器进行二进制加法计数
4、保持功能：当输入端LOAD的反=CLR的反=1时，且ENP和ENT中有”0“时，则计数器保持原来状态不变。
-74HC161
你好：
因为是手机，电路图没法给，我可以给你个方案。
74ls161是异步置数同步清零十六进制计数器，构成24进制计数器有两种方法：
1.异步置数法。因为是异步，所以不用等待时钟信号就可以直接置数，构成24进制计数器的话，需要两块芯片级联，第一块计数16次后进位一次，然后第二片计数1次，当第一片计数8次与第二片计数1次后就是计数24次，此时通过门电路译出置数信号给置数端就行。
2.同步清零法。原理同置数法，只是它是同步清零，需要等待时钟信号一起作用来清零，所以在第一片计数7次与第二片计数1次后就是23次计数，此时译出清零信号，然后再等待一个时钟信号，此时计数24次，又刚好完成清零。
有不懂的地方随时回复我。
希望我的回答能帮助到你。
