分类: 游戏 >> 电视游戏
问题描述:
我们做设计电路要买元器件，老师说那个电路图上的 非门是集成于74LS系列，想问一下这个芯片是由哪些门电路组成，请高手帮忙！！！
解析:
74系列：：
74LS00 TTL 2输入端四与非门
74LS01 TTL 集电极开路2输入端四与非门
74LS02 TTL 2输入端四或非门
74LS03 TTL 集电极开路2输入端四与非门
74LS04 TTL 六反相器
74LS05 TTL 集电极开路六反相器
74LS06 TTL 集电极开路六反相高压驱动器
74LS07 TTL 集电极开路六正相高压驱动器
74LS08 TTL 2输入端四与门
74LS09 TTL 集电极开路2输入端四与门
74LS10 TTL 3输入端3与非门
74LS107 TTL 带清除主从双J-K触发器
74LS109 TTL 带预置清除正触发双J-K触发器
74LS11 TTL 3输入端3与门
74LS112 TTL 带预置清除负触发双J-K触发器
74LS12 TTL 开路输出3输入端三与非门
74LS121 TTL 单稳态多谐振荡器
74LS122 TTL 可再触发单稳态多谐振荡器
74LS123 TTL 双可再触发单稳态多谐振荡器
74LS125 TTL 三态输出高有效四总线缓冲门
74LS126 TTL 三态输出低有效四总线缓冲门
74LS13 TTL 4输入端双与非施密特触发器
74LS132 TTL 2输入端四与非施密特触发器
74LS133 TTL 13输入端与非门
74LS136 TTL 四异或门
74LS138 TTL 3-8线译码器/复工器
74LS139 TTL 双2-4线译码器/复工器
74LS14 TTL 六反相施密特触发器
74LS145 TTL BCD—十进制译码/驱动器
74LS15 TTL 开路输出3输入端三与门
74LS150 TTL 16选1数据选择/多路开关
74LS151 TTL 8选1数据选择器
74LS153 TTL 双4选1数据选择器
74LS154 TTL 4线—16线译码器
74LS155 TTL 图腾柱输出译码器/分配器
74LS156 TTL 开路输出译码器/分配器
74LS157 TTL 同相输出四2选1数据选择器
74LS158 TTL 反相输出四2选1数据选择器
74LS16 TTL 开路输出六反相缓冲/驱动器
74LS160 TTL 可预置BCD异步清除计数器
74LS161 TTL 可予制四位二进制异步清除计数器
74LS162 TTL 可预置BCD同步清除计数器
74LS163 TTL 可予制四位二进制同步清除计数器
74LS164 TTL 八位串行入/并行输出移位寄存器
74LS165 TTL 八位并行入/串行输出移位寄存器
74LS166 TTL 八位并入/串出移位寄存器
74LS169 TTL 二进制四位加/减同步计数器
74LS17 TTL 开路输出六同相缓冲/驱动器
74LS170 TTL 开路输出4×4寄存器堆
74LS173 TTL 三态输出四位D型寄存器
74LS174 TTL 带公共时钟和复位六D触发器
74LS175 TTL 带公共时钟和复位四D触发器
74LS180 TTL 9位奇数/偶数发生器/校验器
74LS181 TTL 算术逻辑单元/函数发生器
74LS185 TTL 二进制—BCD代码转换器
74LS190 TTL BCD同步加/减计数器
74LS191 TTL 二进制同步可逆计数器
74LS192 TTL 可预置BCD双时钟可逆计数器
74LS193 TTL 可预置四位二进制双时钟可逆计数器
74LS194 TTL 四位双向通用移位寄存器
74LS195 TTL 四位并行通道移位寄存器
74LS196 TTL 十进制/二-十进制可预置计数锁存器
74LS197 TTL 二进制可预置锁存器/计数器
74LS20 TTL 4输入端双与非门
74LS21 TTL 4输入端双与门
74LS22 TTL 开路输出4输入端双与非门
74LS221 TTL 双/单稳态多谐振荡器
74LS240 TTL 八反相三态缓冲器/线驱动器
74LS241 TTL 八同相三态缓冲器/线驱动器
74LS243 TTL 四同相三态总线收发器
74LS244 TTL 八同相三态缓冲器/线驱动器
74LS245 TTL 八同相三态总线收发器
74LS247 TTL BCD—7段15V输出译码/驱动器
74LS248 TTL BCD—7段译码/升压输出驱动器
74LS249 TTL BCD—7段译码/开路输出驱动器
74LS251 TTL 三态输出8选1数据选择器/复工器
74LS253 TTL 三态输出双4选1数据选择器/复工器
74LS256 TTL 双四位可寻址锁存器
74LS257 TTL 三态原码四2选1数据选择器/复工器
74LS258 TTL 三态反码四2选1数据选择器/复工器
74LS259 TTL 八位可寻址锁存器/3-8线译码器
74LS26 TTL 2输入端高压接口四与非门
74LS260 TTL 5输入端双或非门
74LS266 TTL 2输入端四异或非门
74LS27 TTL 3输入端三或非门
74LS273 TTL 带公共时钟复位八D触发器
74LS279 TTL 四图腾柱输出S-R锁存器
74LS28 TTL 2输入端四或非门缓冲器
74LS283 TTL 4位二进制全加器
74LS290 TTL 二/五分频十进制计数器
74LS293 TTL 二/八分频四位二进制计数器
74LS295 TTL 四位双向通用移位寄存器
74LS298 TTL 四2输入多路带存贮开关
74LS299 TTL 三态输出八位通用移位寄存器
74LS30 TTL 8输入端与非门
74LS32 TTL 2输入端四或门
74LS322 TTL 带符号扩展端八位移位寄存器
74LS323 TTL 三态输出八位双向移位/存贮寄存器
74LS33 TTL 开路输出2输入端四或非缓冲器
74LS347 TTL BCD—7段译码器/驱动器
74LS352 TTL 双4选1数据选择器/复工器
74LS353 TTL 三态输出双4选1数据选择器/复工器
74LS365 TTL 门使能输入三态输出六同相线驱动器
74LS365 TTL 门使能输入三态输出六同相线驱动器
74LS366 TTL 门使能输入三态输出六反相线驱动器
74LS367 TTL 4/2线使能输入三态六同相线驱动器
74LS368 TTL 4/2线使能输入三态六反相线驱动器
74LS37 TTL 开路输出2输入端四与非缓冲器
74LS373 TTL 三态同相八D锁存器
74LS374 TTL 三态反相八D锁存器
74LS375 TTL 4位双稳态锁存器
74LS377 TTL 单边输出公共使能八D锁存器
74LS378 TTL 单边输出公共使能六D锁存器
74LS379 TTL 双边输出公共使能四D锁存器
74LS38 TTL 开路输出2输入端四与非缓冲器
74LS380 TTL 多功能八进制寄存器
74LS39 TTL 开路输出2输入端四与非缓冲器
74LS390 TTL 双十进制计数器
74LS393 TTL 双四位二进制计数器
74LS40 TTL 4输入端双与非缓冲器
74LS42 TTL BCD—十进制代码转换器
74LS352 TTL 双4选1数据选择器/复工器
74LS353 TTL 三态输出双4选1数据选择器/复工器
74LS365 TTL 门使能输入三态输出六同相线驱动器
74LS366 TTL 门使能输入三态输出六反相线驱动器
74LS367 TTL 4/2线使能输入三态六同相线驱动器
74LS368 TTL 4/2线使能输入三态六反相线驱动器
74LS37 TTL 开路输出2输入端四与非缓冲器
74LS373 TTL 三态同相八D锁存器
74LS374 TTL 三态反相八D锁存器
74LS375 TTL 4位双稳态锁存器
74LS377 TTL 单边输出公共使能八D锁存器
74LS378 TTL 单边输出公共使能六D锁存器
74LS379 TTL 双边输出公共使能四D锁存器
74LS38 TTL 开路输出2输入端四与非缓冲器
74LS380 TTL 多功能八进制寄存器
74LS39 TTL 开路输出2输入端四与非缓冲器
74LS390 TTL 双十进制计数器
74LS393 TTL 双四位二进制计数器
74LS40 TTL 4输入端双与非缓冲器
74LS42 TTL BCD—十进制代码转换器
74LS447 TTL BCD—7段译码器/驱动器
74LS45 TTL BCD—十进制代码转换/驱动器
74LS450 TTL 16:1多路转接复用器多工器
74LS451 TTL 双8:1多路转接复用器多工器
74LS453 TTL 四4:1多路转接复用器多工器
74LS46 TTL BCD—7段低有效译码/驱动器
74LS460 TTL 十位比较器
74LS461 TTL 八进制计数器
74LS465 TTL 三态同相2与使能端八总线缓冲器
74LS466 TTL 三态反相2与使能八总线缓冲器
74LS467 TTL 三态同相2使能端八总线缓冲器
74LS468 TTL 三态反相2使能端八总线缓冲器
74LS469 TTL 八位双向计数器
74LS47 TTL BCD—7段高有效译码/驱动器
74LS48 TTL BCD—7段译码器/内部上拉输出驱动
74LS490 TTL 双十进制计数器
74LS491 TTL 十位计数器
74LS498 TTL 八进制移位寄存器
74LS50 TTL 2-3/2-2输入端双与或非门
74LS502 TTL 八位逐次逼近寄存器
74LS503 TTL 八位逐次逼近寄存器
74LS51 TTL 2-3/2-2输入端双与或非门
74LS533 TTL 三态反相八D锁存器
74LS534 TTL 三态反相八D锁存器
74LS54 TTL 四路输入与或非门
74LS540 TTL 八位三态反相输出总线缓冲器
74LS55 TTL 4输入端二路输入与或非门
74LS563 TTL 八位三态反相输出触发器
74LS564 TTL 八位三态反相输出D触发器
74LS573 TTL 八位三态输出触发器
74LS574 TTL 八位三态输出D触发器
74LS645 TTL 三态输出八同相总线传送接收器
74LS670 TTL 三态输出4×4寄存器堆
74LS73 TTL 带清除负触发双J-K触发器
74LS74 TTL 带置位复位正触发双D触发器
74LS76 TTL 带预置清除双J-K触发器
74LS83 TTL 四位二进制快速进位全加器
74LS85 TTL 四位数字比较器
74LS86 TTL 2输入端四异或门
74LS90 TTL 可二/五分频十进制计数器
74LS93 TTL 可二/八分频二进制计数器
74LS95 TTL 四位并行输入输出移位寄存器
74LS97 TTL 6位同步二进制乘法器
仅供参考
门电路详细解说与用途
TTL门电路一般由晶体三极管电路构成。对于TTL电路多余输入端的处理,应采用以下方法：
TTL与门和与非门电路：
将多余输入端接高电平，即通过限流电阻与电源相连接；
根据TTL门电路的输入特性可知，当外接电阻为大电阻时，其输入电压为高电平，这样可以把多余的输入端悬空，此时输入端相当于外接高电平；
通过大电阻（大于1kΩ）到地，这也相当于输入端外接高电平；
当TTL门电路的工作速度不高，信号源驱动能力较强，多余输入端也可与使用的输入端并联使用。
TTL或门、或非门：
接低电平；
接地；
由TTL输入端的输入伏安特性可知，当输入端接小于IKΩ的电阻时输入端的电压很小，相当于接低电平，所以可以通过接小于IKΩ（500Ω）的电阻到地。
CMOS 门电路一般是由MOS管构成，在使用CMOS门电路时输入端特别注意不能悬空
与门和与非门电路：多余输入端应采用高电平，即可通过限流电阻（500Ω）接电源。
或门、或非门电路：多余输入端的处理方法应是将多余输入端接低电平，即通过限流电阻（500Ω）接地。
基本逻辑门电路，逻辑功能有什么？
第五节 CMOS逻辑门电路
http://wwwfjtucomcn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6htm 看看把
CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。
MOS管结构图
MOS管主要参数：
1开启电压VT
·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；
·标准的N沟道MOS管，VT约为3～6V；
·通过工艺上的改进，可以使MOS管的VT值降到2～3V。
2 直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比
·这一特性有时以流过栅极的栅流表示
·MOS管的RGS可以很容易地超过1010Ω。
3 漏源击穿电压BVDS
·在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS
·ID剧增的原因有下列两个方面：
（1）漏极附近耗尽层的雪崩击穿
（2）漏源极间的穿通击穿
·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID
4 栅源击穿电压BVGS
·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。
5 低频跨导gm
·在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力
·是表征MOS管放大能力的一个重要参数
·一般在十分之几至几mA/V的范围内
6 导通电阻RON
·导通电阻RON说明了VDS对ID的影响 ，是漏极特性某一点切线的斜率的倒数
·在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间
·由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言，RON的数值在几百欧以内
7 极间电容
·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS
·CGS和CGD约为1～3pF
·CDS约在01～1pF之间
8 低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在，就使一个放大器即便在没有信号输人时，在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）
·这个数值越小，代表管子所产生的噪声越小
·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小
一、CMOS反相器
由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即
VDD＞(VTN＋|VTP|) 。
1工作原理
首先考虑两种极限情况：当vI处于逻辑0时 ，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
下图分析了当vI=VDD时的工作情况。在TN的输出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压vOL≈0V（典型值＜10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）
下图分析了另一种极限情况，此时对应于vI＝0V。此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合 ，负载曲线是负载管TP在vsGP＝VDD时的输出特性iD－vDS。由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。
由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。
2传输特性
下图为CMOS反相器的传输特性图。图中VDD=10V，VTN=|VTP|=VT=
2V。由于 VDD＞（VTN＋|VTP|），因此，当VDD-|VTP|>vI>VTN 时,TN和TP两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在VI=VDD/2处转换状态。
3工作速度
CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当vI=0V时 ，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容CL的放电过程。CMOS反相器的平均传输延迟时间约为10ns。
二、CMOS门电路
1与非门电路
下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。
因此，这种电路具有与非的逻辑功能，即
n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。
2或非门电路
下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。
当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。
因此，这种电路具有或非的逻辑功能，其逻辑表达式为
显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。
比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。
3异或门电路
上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或
如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。
三、BiCMOS门电路
双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。
1BiCMOS反相器
上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快
电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理 ，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。
2BiCMOS门电路
根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。
当A和B均为低电平时，则两个MOSFET MPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。
另一方面，当两输入端A和B中之一为高电平时 ，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。
四、CMOS传输门
MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。
所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故TP的衬底接+5V电压，而TN的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和表示。
传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V
，TP亦不导通。可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，vI在-3V到+5V的范围内TP将导通。
由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。
门电路工作原理？
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门（也称：互斥或）等等。
组成
逻辑门可以用电阻、电容、二极管、三极管等分立原件构成，成为分立元件门。也可以将门电路的所有器件及连接导线制作在同一块半导体基片上，构成集成逻辑门电路。
简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。
作用
高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”门，“或”门，“非”门，“异或”门（也称：互斥或）等等。
逻辑门可以组合使用实现更为复杂的逻辑运算。
类别
逻辑门电路是数字电路中最基本的逻辑元件。所谓门就是一种开关，它能按照一定的条件去控制信号的通过或不通过。门电路的输入和输出之间存在一定的逻辑关系(因果关系)，所以门电路又称为逻辑门电路。基本逻辑关系为“与”、“或”、“非”三种。逻辑门电路按其内部有源器件的不同可以分为三大类。第一类为双极型晶体管逻辑门电路，包括TTL、ECL电路和I2L电路等几种类型；第二类为单极型MOS逻辑门电路，包括NMOS、PMOS、LDMOS、VDMOS、VVMOS、IGT等几种类型；第三类则是二者的组合BICMOS门电路。常用的是CMOS逻辑门电路。
1、TTL全称Transistor-Transistor Logic,即BJT-BJT逻辑门电路，是数字电子技术中常用的一种逻辑门电路，应用较早，技术已比较成熟。TTL主要有BJT（Bipolar Junction Transistor 即双极结型晶体管，晶体三极管）和电阻构成，具有速度快的特点。最早的TTL门电路是74系列，后来出现了74H系列，74L系列，74LS,74AS,74ALS等系列。但是由于TTL功耗大等缺点，正逐渐被CMOS电路取代。 TTL门电路有74（商用）和54（军用）两个系列，每个系列又有若干个子系列。TTL电平信号被利用的最多是因为通常数据表示采用二进制规定，+5V等价于逻辑“1”，0V等价于逻辑“0”，这被称做TTL（晶体管-晶体管逻辑电平）信号系统，这是计算机处理器控制的设备内部各部分之间通信的标准技术。
TTL电平信号对于计算机处理器控制的设备内部的数据传输是很理想的，首先计算机处理器控制的设备内部的数据传输对于电源的要求不高以及热损耗也较低，另外TTL电平信号直接与集成电路连接而不需要价格昂贵的线路驱动器以及接收器电路；再者，计算机处理器控制的设备内部的数据传输是在高速下进行的，而TTL接口的操作恰能满足这个要求。TTL型通信大多数情况下，是采用并行数据传输方式，而并行数据传输对于超过10英尺的距离就不适合了。这是由于可靠性和成本两面的原因。因为在并行接口中存在着偏相和不对称的问题，这些问题对可靠性均有影响。
门电路的输入输出怎么判断
第五节 CMOS逻辑门电路
http://wwwfjtucomcn/fjnu/courseware/0321/course/_source/web/lesson/char2/j6htm 看看把
CMOS逻辑门电路是在TTL电路问世之后 ，所开发出的第二种广泛应用的数字集成器件，从发展趋势来看，由于制造工艺的改进，CMOS电路的性能有可能超越TTL而成为占主导地位的逻辑器件 。CMOS电路的工作速度可与TTL相比较，而它的功耗和抗干扰能力则远优于TTL。此外，几乎所有的超大规模存储器件 ，以及PLD器件都采用CMOS艺制造，且费用较低。
早期生产的CMOS门电路为4000系列 ，随后发展为4000B系列。当前与TTL兼容的CMO器件如74HCT系列等可与TTL器件交换使用。下面首先讨论CMOS反相器，然后介绍其他CMO逻辑门电路。
MOS管结构图
MOS管主要参数：
1开启电压VT
·开启电压（又称阈值电压）：使得源极S和漏极D之间开始形成导电沟道所需的栅极电压；
·标准的N沟道MOS管，VT约为3～6V；
·通过工艺上的改进，可以使MOS管的VT值降到2～3V。
2 直流输入电阻RGS
·即在栅源极之间加的电压与栅极电流之比
·这一特性有时以流过栅极的栅流表示
·MOS管的RGS可以很容易地超过1010Ω。
3 漏源击穿电压BVDS
·在VGS=0（增强型）的条件下 ，在增加漏源电压过程中使ID开始剧增时的VDS称为漏源击穿电压BVDS
·ID剧增的原因有下列两个方面：
（1）漏极附近耗尽层的雪崩击穿
（2）漏源极间的穿通击穿
·有些MOS管中，其沟道长度较短，不断增加VDS会使漏区的耗尽层一直扩展到源区，使沟道长度为零，即产生漏源间的穿通，穿通后
，源区中的多数载流子，将直接受耗尽层电场的吸引，到达漏区，产生大的ID
4 栅源击穿电压BVGS
·在增加栅源电压过程中，使栅极电流IG由零开始剧增时的VGS，称为栅源击穿电压BVGS。
5 低频跨导gm
·在VDS为某一固定数值的条件下 ，漏极电流的微变量和引起这个变化的栅源电压微变量之比称为跨导
·gm反映了栅源电压对漏极电流的控制能力
·是表征MOS管放大能力的一个重要参数
·一般在十分之几至几mA/V的范围内
6 导通电阻RON
·导通电阻RON说明了VDS对ID的影响 ，是漏极特性某一点切线的斜率的倒数
·在饱和区，ID几乎不随VDS改变，RON的数值很大 ，一般在几十千欧到几百千欧之间
·由于在数字电路中 ，MOS管导通时经常工作在VDS=0的状态下，所以这时的导通电阻RON可用原点的RON来近似
·对一般的MOS管而言，RON的数值在几百欧以内
7 极间电容
·三个电极之间都存在着极间电容：栅源电容CGS 、栅漏电容CGD和漏源电容CDS
·CGS和CGD约为1～3pF
·CDS约在01～1pF之间
8 低频噪声系数NF
·噪声是由管子内部载流子运动的不规则性所引起的
·由于它的存在，就使一个放大器即便在没有信号输人时，在输 出端也出现不规则的电压或电流变化
·噪声性能的大小通常用噪声系数NF来表示，它的单位为分贝（dB）
·这个数值越小，代表管子所产生的噪声越小
·低频噪声系数是在低频范围内测出的噪声系数
·场效应管的噪声系数约为几个分贝，它比双极性三极管的要小
一、CMOS反相器
由本书模拟部分已知，MOSFET有P沟道和N沟道两种，每种中又有耗尽型和增强型两类。由N沟道和P沟道两种MOSFET组成的电路称为互补MOS或CMOS电路。
下图表示CMOS反相器电路，由两只增强型MOSFET组成，其中一个为N沟道结构，另一个为P沟道结构。为了电路能正常工作，要求电源电压VDD大于两个管子的开启电压的绝对值之和，即
VDD＞(VTN＋|VTP|) 。
1工作原理
首先考虑两种极限情况：当vI处于逻辑0时 ，相应的电压近似为0V；而当vI处于逻辑1时，相应的电压近似为VDD。假设在两种情况下N沟道管 TN为工作管P沟道管TP为负载管。但是，由于电路是互补对称的，这种假设可以是任意的，相反的情况亦将导致相同的结果。
下图分析了当vI=VDD时的工作情况。在TN的输出特性iD—vDS（vGSN＝VDD）(注意vDSN=vO)上 ，叠加一条负载线，它是负载管TP在 vSGP=0V时的输出特性iD－vSD。由于vSGP＜VT（VTN=|VTP|=VT），负载曲线几乎是一条与横轴重合的水平线。两条曲线的交点即工作点。显然，这时的输出电压vOL≈0V（典型值＜10mV ，而通过两管的电流接近于零。这就是说，电路的功耗很小（微瓦量级）
下图分析了另一种极限情况，此时对应于vI＝0V。此时工作管TN在vGSN＝0的情况下运用，其输出特性iD－vDS几乎与横轴重合 ，负载曲线是负载管TP在vsGP＝VDD时的输出特性iD－vDS。由图可知，工作点决定了VO＝VOH≈VDD；通过两器件的电流接近零值 。可见上述两种极限情况下的功耗都很低。
由此可知，基本CMOS反相器近似于一理想的逻辑单元，其输出电压接近于零或+VDD，而功耗几乎为零。
2传输特性
下图为CMOS反相器的传输特性图。图中VDD=10V，VTN=|VTP|=VT=
2V。由于 VDD＞（VTN＋|VTP|），因此，当VDD-|VTP|>vI>VTN 时,TN和TP两管同时导通。考虑到电路是互补对称的，一器件可将另一器件视为它的漏极负载。还应注意到，器件在放大区（饱和区）呈现恒流特性，两器件之一可当作高阻值的负载。因此，在过渡区域，传输特性变化比较急剧。两管在VI=VDD/2处转换状态。
3工作速度
CMOS反相器在电容负载情况下，它的开通时间与关闭时间是相等的，这是因为电路具有互补对称的性质。下图表示当vI=0V时 ，TN截止，TP导通，由VDD通过TP向负载电容CL充电的情况。由于CMOS反相器中，两管的gm值均设计得较大，其导通电阻较小，充电回路的时间常数较小。类似地，亦可分析电容CL的放电过程。CMOS反相器的平均传输延迟时间约为10ns。
二、CMOS门电路
1与非门电路
下图是2输入端CMOS与非门电路，其中包括两个串联的N沟道增强型MOS管和两个并联的P沟道增强型MOS管。每个输入端连到一个N沟道和一个P沟道MOS管的栅极。当输入端A、B中只要有一个为低电平时，就会使与它相连的NMOS管截止，与它相连的PMOS管导通，输出为高电平；仅当A、B全为高电平时，才会使两个串联的NMOS管都导通，使两个并联的PMOS管都截止，输出为低电平。
因此，这种电路具有与非的逻辑功能，即
n个输入端的与非门必须有n个NMOS管串联和n个PMOS管并联。
2或非门电路
下图是2输入端CMOS或非门电路。其中包括两个并联的N沟道增强型MOS管和两个串联的P沟道增强型MOS管。
当输入端A、B中只要有一个为高电平时，就会使与它相连的NMOS管导通，与它相连的PMOS管截止，输出为低电平；仅当A、B全为低电平时，两个并联NMOS管都截止，两个串联的PMOS管都导通，输出为高电平。
因此，这种电路具有或非的逻辑功能，其逻辑表达式为
显然，n个输入端的或非门必须有n个NMOS管并联和n个PMOS管并联。
比较CMOS与非门和或非门可知，与非门的工作管是彼此串联的，其输出电压随管子个数的增加而增加；或非门则相反，工作管彼此并联，对输出电压不致有明显的影响。因而或非门用得较多。
3异或门电路
上图为CMOS异或门电路。它由一级或非门和一级与或非门组成。或非门的输出。而与或非门的输出L即为输入A、B的异或
如在异或门的后面增加一级反相器就构成异或非门，由于具有的功能，因而称为同或门。异成门和同或门的逻辑符号如下图所示。
三、BiCMOS门电路
双极型CMOS或BiCMOS的特点在于，利用了双极型器件的速度快和MOSFET的功耗低两方面的优势，因而这种逻辑门电路受到用户的重视
。
1BiCMOS反相器
上图表示基本的BiCMOS反相器电路，为了清楚起见，MOSFET用符号M表示BJT用T表示。T1和T2构成推拉式输出级。而Mp、MN、M1、M2所组成的输入级与基本的CMOS反相器很相似。输入信号vI同时作用于MP和MN的栅极。当vI为高电压时MN导通而MP截止；而当vI为低电压时,情况则相反，Mp导通，MN截止。当输出端接有同类BiCMOS门电路时，输出级能提供足够大的电流为电容性负载充电。同理，已充电的电容负载也能迅速地通过T2放电。
上述电路中T1和T2的基区存储电荷亦可通过M1和M2释放，以加快
电路的开关速度。当vI为高电压时M1导通，T1基区的存储电荷迅速消散。这种作用与TTL门电路的输入级中T1类似。同理 ，当vI为低电压时，电源电压VDD通过MP以激励M2使M2导通，显然T2基区的存储电荷通过M2而消散。可见，门电路的开关速度可得到改善。
2BiCMOS门电路
根据前述的CMOS门电路的结构和工作原理，同样可以用BiCMOS技术实现或非门和与非门。如果要实现或非逻辑关系，输入信号用来驱动并联的N沟道MOSFET，而P沟道MOSFET则彼此串联。正如下图所示的
2输入端或非门。
当A和B均为低电平时，则两个MOSFET MPA和MPB均导通，T1导通而MNA和MNB均截止，输出L为高电平。与此同时，M1通过MPA和MpB被VDD所激励，从而为T2的基区存储电荷提供一条释放通路。
另一方面，当两输入端A和B中之一为高电平时 ，则MpA和MpB的通路被断开，并且MNA或MNB导通，将使输出端为低电平。同时，M1A或M1B为T1的基极存储电荷提供一条释放道路。因此 ，只要有一个输入端接高电平，输出即为低电平。
四、CMOS传输门
MOSFET的输出特性在原点附近呈线性对称关系，因而它们常用作模拟开关。模拟开关广泛地用于取样——保持电路、斩波电路、模数和数模转换电路等。下面着重介绍CMOS传输门。
所谓传输门（TG）就是一种传输模拟信号的模拟开关。CMOS传输门由一个P沟道和一个N沟道增强型MOSFET并联而成，如上图所示。TP和TN是结构对称的器件，它们的漏极和源极是可互换的。设它们的开启电压|VT|=2V且输入模拟信号的变化范围为-5V到+5V 。为使衬底与漏源极之间的PN结任何时刻都不致正偏 ，故TP的衬底接+5V电压，而TN的衬底接-5V电压 。两管的栅极由互补的信号电压（+5V和-5V）来控制，分别用C和表示。
传输门的工作情况如下：当C端接低电压-5V时TN的栅压即为-5V，vI取-5V到+5V范围内的任意值时，TN均不导通。同时,TP的栅压为+5V
，TP亦不导通。可见，当C端接低电压时，开关是断开的。
为使开关接通，可将C端接高电压+5V。此时TN的栅压为+5V ，vI在-5V到+3V的范围内，TN导通。同时TP的棚压为-5V ，vI在-3V到+5V的范围内TP将导通。
由上分析可知，当vI＜-3V时，仅有TN导通，而当vI＞+3V时，仅有TP导通当vI在-3V到+3V的范围内，TN和TP两管均导通。进一步分析
还可看到，一管导通的程度愈深，另一管的导通程度则相应地减小。换句话说，当一管的导通电阻减小，则另一管的导通电阻就增加。由于两管系并联运行，可近似地认为开关的导通电阻近似为一常数。这是CMOS传输出门的优点。
在正常工作时，模拟开关的导通电阻值约为数百欧，当它与输入阻抗为兆欧级的运放串接时，可以忽略不计。
CMOS传输门除了作为传输模拟信号的开关之外，也可作为各种逻辑电路的基本单元电路。
目前市场上常用的门电路是由哪种方式构成的,有哪些优缺点。
(1)按照门电路功能，根据输入和输出，列出真值表。
(2)按真值表输入电平，查看输出是否符合真值表。
(3)所有真值表输入状态时，输出都是符合真值表，则门电路功能正常；否则门电路功能不正常。
门电路属于组合逻辑电路，输出始终跟随输入变化，没有记忆功能。另一类结构较复杂的是时序逻辑电路，如触发器、计数器、寄存器等，也是由门电路构成的，由于引入了时钟的概念，输出状态与时间有关。
最基本的门电路是：与、或、非、与非、或非、异或等逻辑门，即使是功能强大的计算机，也是靠这些基本单元构建的。
扩展资料：
逻辑门：在集成电路上的基本组件。简单的逻辑门可由晶体管组成。这些晶体管的组合可以使代表两种信号的高低电平在通过它们之后产生高电平或者低电平的信号。高、低电平可以分别代表逻辑上的“真”与“假”或二进制当中的1和0，从而实现逻辑运算。常见的逻辑门包括“与”闸，“或”闸，“非”闸，“异或”闸（也称：互斥或）等等。
逻辑门是组成数字系统的基本结构，通常组合使用实现更为复杂的逻辑运算。一些厂商通过逻辑门的组合生产一些实用、小型、集成的产品，例如可编程逻辑器件等。
-逻辑门电路
目前常用的门电路有CMOS和TTL，除此之外还有ECL、IIL、Bi－CMOS等。
TTL门电路集成体积小、重量轻、可靠性好，传输速度快，传输延迟时间短，因此迅速取代了分立器件组成的数字电路。然而TTL也存在一个严重的缺点，就是它的功耗比较大，因此只能作成小规模集成电路和中规模集成电路，而无法制作大规模和超大规模的集成电路。
COMS集成电路的突出优点在于功耗低，所以非常适合制作大规模的集成电路，随着工艺的不断进步，COMS电路逐渐取代了TTL电路成为当前集成电路的主流产品。
另一方面，COMS电路的速度慢，传输延迟时间长,但功耗低。 COMS电路本身的功耗与输入信号的脉冲频率有关，频率越高，芯片集越热，COMS电路由于输入太大的电流，内部的电流容易急剧增大。
