错。
概念：
有效状态是指到达一个预期的逻辑功能的，并在状态转换关系中出现了的状态叫做有效状态。
无效状态是指在同步逻辑电路中为了实现有效状态而产生的对设计者来说是不期望出现（或者说不需要）的逻辑状态。
例1：如设计一个10进制计数器 需采用4个触发器 4个触发器有16个状态(0000-1111) ,从其中选出10个状态(称为有效状态)构成一个循环 实现10进制计数器功能 没用到的其他6个状态为无效状态
例2：如设计一个16进制计数器 需采用4个触发器 4个触发器有16个状态(0000-1111) ,使用了其全部的状态(称为有效状态)构成一个循环 实现16进制计数器功能 没用到的其他0个状态为无效状态
例1和例2 是不是回答了你的问题。
两个设计都已经是最简了，例1中的6个无效状态只是没有被设计者所使用，但它存在。
这句话应该这样说：同步时序逻辑电路中状态表没有达到最简可能会导致的出现更多的无效状态。
但反过来说就不对了。
两道时序电路的设计题求详解，麻烦了
这就是一个典型的时序逻辑电路
先写出真值表
然后列出方程并化解
最后使用触发器来完成即可。
具体过程建议你参考一下数字电路里面的时序逻辑电路的设计
找一个题目了解下，一通百通。
时序电路设计的状态分配过程中，怎么样可以直接判断哪些状态之间不是独立的？
第一题 根据JK触发器特性方程Qn+1=J/Qn + /KQn 由于JK=1
特性方程（Q1）n+1=（/Q1）n ；（Q2）n+1=（/Q2）n 其中 Z=Q1Q2 （jk为下降沿反转）假设初始态Q1Q2均为0 ，功能是产生一个25%占空比的信号。
时序电路验证的关键步骤
你好，我不是很理解你说的状态分配是什么？一般做时序电路设计都是先要确定输入端口数和输出端口数，再定义输入与输出的时序要求，或者说就是电路状态分配，然后再使用逻辑函数及卡诺图来简化或叫优化电路，最后再根据公式或图解画原理图的，所有状态是不是独立好像要你自己定义，而不是通过什么方法来判断的。
米利型和穆尔型时序电路怎么区分
同步时序电路的设计步骤；
同步时序电路的分析是根据给定的时序逻辑电路，求出能反映该电路功能的状态图。
状态图清楚地表明了电路在不同的输入、输出原状态时，在时钟作用下次态状态的变化情况。
同步时序电路的设计的设计是分析的反过程，其是根据给定的状态图或通过对设计要求的分析得到的状态图，设计出同步时序电路的过程。
这里主要讨论给定状态图的情况下的同步时序电路的设计，对于具体的要求得到状态图的过程一般是一个较复杂的问题，这是暂不讲。根据已知状态图设计同步时序电路的过程一般分为以下几步：
确定触发器的个数。首先根据状态的个数来确定所需要触发器的个数，如给定的状态个数为n，由应满足n≤2K,K为实现这来状态所需要的触发器的个数。（实际使用时可能给定的状态中存在冗余项，这时一般还须对状态进行化简。）
第一步：根据问题的逻辑要求，建立原始流程表。
第二步；将原始流程表简化，得到最简流程表。
第三步：对最简流程表进行状态分配及不稳定状态的输出指定。
第四步：写出激励状态和输出状态表达式。
第五步：画出逻辑电路图。
米利型和穆尔型时序电路需要按照输出变量依从关系不同的区别，具体区别方法如下：
1、顺序逻辑电路可分为米利型和穆尔型，其输出与输入变量直接相关的时序逻辑电路称为米利型电路。
2、输出与输入变量不直接相关的时序逻辑电路称为穆尔型电路。
输入方程式：
1、米利型和穆尔型时序电路的逻辑图通常包括触发器和组合门。所使用的触发器的类型和组合电路的一系列布尔函数提供了绘制时序电路的逻辑图所需的所有信息。在组合逻辑电路中，触发输入信号的产生可以通过一系列布尔函数来描述。
2、调用这些布尔函数的触发器输入方程。在这里，我们还将使用传统的表示方法，使用触发器的输入符号作为触发器输入方程中的变量，并使用触发器的输出符号作为变量下标。在组合电路中，触发器的输入方程是一系列。
3、布尔表达式。下表变量是组合电路的输出符号。由于触发器的输出端始终与电路中的输入端相连，因此将其命名为触发器的输入方程。
4、触发器的输入方程为指定时序电路的逻辑图提供了间接代数表示。这些等式的字母符号意味着所使用的触发类型，同时，完全确定驱动触发的组合逻辑电路。时间变量未在触发输入公式中指定，但它隐含在触发器输入的时钟中。
扩展资料：
米利型和穆尔型时序电路设计：
1、首先写下电路的规格。
2、系统描述：从问题陈述中获取状态图表或状态表。
3、状态分配：如果只能通过步骤1获得状态图，则可以从状态图中获得状态表。没有为状态表中的每个状态分配二进制代码。
4、获取触发器的输入公式：选择一种或多种类型的触发器，并通过编码状态表中的下一状态获取触发器的状态方程。
5、获取输出方程：通过状态表中的输出信号条获得输出方程。
6、优化：优化触发器的输入和输出方程。
7、过程映射：绘制由触发器，门，门或逆变器组成的电路的逻辑图。逻辑图转换为由有效触发和门控过程组成的新逻辑图。
8、验证最终设计的正确性。为了方便起见，我们一般都省略步骤7即工艺映射，而在示意图中仅使用触发器、与门、或门和反向器。
-时序电路
