输入端为EDCBA，其中低三位CBA分别连接4片73HC138的输入端，用高二位ED实现片选。
将5线-32线译码器的5根输入线A4A3A2A1A0分成两组，低三位A2A1A0接至每个138的输入端，高两位A4A3用来产生片选信号，A4A3的组合状态共4个，每个状态的输出接至138的对应控制端即可。
片选信号产生方法很多。最简单的就是将A4A3接到2:4译码器（74LS139)输入端，四个输出接到四个138的控制端即可，每个138剩余的两个控制端直接接相应电平。
扩展资料：
利用这种复合使能特性，仅需4片74HC138芯片和1个反相器，即可轻松实现并行扩展，组合成为一个1-32（5线到32线）译码器。任选一个低有效使能输入端作为数据输入，而把其余的使能输入端作为选通端，则74HC138亦可充当一个8输出多路分配器，未使用的使能输入端必须保持绑定在各自合适的高有效或低有效状态。
74HC138与74HC238逻辑功能一致，只不过74HC138为反相输出。
-74HC138
cpu译码器电路原理
就流行的七段共阳LED显示器来说，显示器公共端接5V电源，各段经1k限流电阻接七段译码器的输出端。附图是七段共阳LED显示器与74LS47型显示译码器的两种连接电路。
因为计算机输出的是BCD码，要想在数码管上显示十进制数，就必须先把BCD码转换成7段字型数码管所要求的代码。
把能够将计算机输出的BCD码换成7段字型代码，并使数码管显示出十进制数的电路称为“七段字型译码器”。
扩展资料：
（a）是共阳极接法，它是将七个发光二极管的阳极连在一起作公共端，使用时要接高电平。发光二极管的阴极经过限流电阻接到输出低电平有效的七段译码器相应的输出端。
（b）所示是共阴极接法，它是将七个发光二极管的阴极连在一起作公共端，使用时要接低电平。发光二极管的阳极经过限流电阻接到输出高电平有效的七段译码器相应的输出端。改变限流电阻的阻值，可改变发光二极管电流的大小，从而控制显示器的发光亮度。
用74HC138译码器设计一个全加器
一般我们指的译码器是从一种数据表示形式转换为另一数据表示形式的器件。而指令的解析未必就是你说到的译码器可以解决的，而是诸如乘法器、全加法器或者更为基本的触发器或逻辑电路直接构成，并不属于译码器的子集。
建议你把基本概念弄清楚了再来表达你的准确想法，不然旁人很难帮上你的忙。
对你补充的回答：根据前面对译码器的解释，指令译码器也是同样的道理，你可以把它理解为普通的地址译码器，比如3-8译码器（或8-256译码器），其实就是把3(或8)条数据线上表示的信息转换为8（或256）条数据线来表示的一种形式，（即译码），然后利用该信息表示的独立性和唯一性对功能电路作出恰当的选择（比如选择当前执行的指令的部件为加法处理单元）。在这个意义上来说它就是一个普通的地址译码器，用于选中哪个功能单元来处理当下的操作数。 一条指令只需一个地址，而非你说的多少种译码器，一个8位指令译码器就可以支持256条指令，一个16位指令译码器可达到最多65536条指令。
因此，你可以通过一个典型的3-8译码器来了解译码的基本原理，常见型号是74LS138当然，实际的指令解码电路要复杂得多，而且是基于系统设计的，你只能从等效的角度来了解。由浅入深，慢慢来。通过对74LS138的了解，你会对译码器有初步的认识，也是最重要、最基础的认识。
如何使用集成译码器74LS138设计一个三人表决器？？？？帮忙画出电路图！！！！
74HC138特有3个使能输入端：两个低有效（E1和E2）和一个高有效（E3）。除非E1和E2置低且E3置高，否则74HC138将保持所有输出为高。
74HC138是高速硅栅CMOS解码器，适合内存地址解码或数据路由应用。74HC138作用原理于高性能的存贮译码或要求传输延迟时间短的数据传输系统，在高性能存贮器系统中，用这种译码器可以提高译码系统的效率。
将快速赋能电路用于高速存贮器时，译码器的延迟时间和存贮器的赋能时间通常小于存贮器的典型存取时间，这就是说由肖特基钳位的系统译码器所引起的有效系统延迟可以忽略不计。HC138按照三位二进制输入码和赋能输入条件，从8个输出端中译出一个低电平输出。
两个低电平有效的赋能输入端和一个高电平有效的赋能输入端减少了扩展所需要的外接门或倒相器，扩展成24线译码器不需外接门；扩展成32线译码器，只需要接一个外接倒相器。在解调器应用中，赋能输入端可用作数据输入端。
扩展资料：
译码是编码的逆过程，在编码时，每一种二进制代码，都赋予了特定的含义，即都表示了一个确定的信号或者对象。把代码状态的特定含义“翻译”出来的过程叫做译码，实现译码操作的电路称为译码器。或者说，译码器是可以将输入二进制代码的状态翻译成输出信号，以表示其原来含义的电路。
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
将3-8译码器的输出OUT(1、2、4、7)作为一个4输入的或门的输入，或门的输出作为加法器的和；将3-8译码器的输出OUT(3、5、6、7)作为一个4输入的或门的输入。
或门的输出作为加法器的进位输出。即完成了加法器的设计。回过头来分析：当加法器的输入分别为：a=1,b=0,ci=1时。
对应3-8译码器的输入为A=1,B=0,C=1，这是译码器对应的输出为OUT(5)=1,其余的为0，根据上面设计的连接关系，s=0,co=1,满足全加器的功能，举其他的例子也一样，所以，设计全加器的设计正确。
扩展资料：
变量译码器是一个将n个输入变为2^n个输出的多输出端的组合逻辑电路。其模型可用下图来表示，其中输入变化的所有组合中，每个输出为1的情况仅一次，由于最小项在真值表中仅有一次为1，所以输出端为输入变量的最小项的组合。故译码器又可以称为最小项发生器电路。
译码器是一种具有“翻译”功能的逻辑电路，这种电路能将输入二进制代码的各种状态，按照其原意翻译成对应的输出信号。有一些译码器设有一个和多个使能控制输入端，又成为片选端，用来控制允许译码或禁止译码。
74138是一种3线—8线译码器 ，三个输入端CBA共有8种状态组合（000—111），可译出8个输出信号Y0—Y7。这种译码器设有三个使能输入端，当G2A与G2B均为0，且G1为1时，译码器处于工作状态，输出低电平。当译码器被禁止时，输出高电平。
-译码器
