数字频率计的原理
数字频率计的主要功能是测量周期信号的频率。频率是单位时间（ 1S ）内信号发生周期变化的次数。如果我们能在给定的 1S 时间内对信号波形计数，并将计数结果显示出来，就能读取被测信号的频率。数字频率计首先必须获得相对稳定与准确的时间，同时将被测信号转换成幅度与波形均能被数字电路识别的脉冲信号，然后通过计数器计算这一段时间间隔内的脉冲个数，将其换算后显示出来。这就是数字频率计的基本原理。
数字频率计由四部分组成：时基电路、闸门电路、逻辑控制电路以及可控制的计数、译码、显示电路。由555定时器，分级分频系统及门控制电路得到具有固定宽度T 的方波脉冲做门控制信号，时间基准T 称为闸门时间宽度为T 的方波脉冲控制闸门的一个输入端 B被测信号频率为 fx，周期 Tx，到闸门另一输入端 A当门控制电路的信号到来后，闸门开启，周期为Tx 的信号脉冲和周期为T 的门控制信号结束时过闸门，于输出端C 产生脉冲信号到计数器，计数器开始工作，直到门控信号结束，闸门关闭，单稳1 的暂态送入锁存器的使能端，锁存器将计数结果锁存，计数器停止计数并被单稳态清零，在整个电路中，时基电路是关键，闸门信号脉冲宽度是否精确直接决定了测量结果是否精确。 因此，可得出数字频率计的原理框图如下：
数字频率计的设计
多周期同步测量法的基本思路是使被测信号与闸门之间实现同步化，从而从根本上消除了在闸门时间内对被测信号进行计数时的±1量化误差，使测量精度大大提高。倒数计数器就是基于该方法而设计出来的一种具有创新思想的测频、测周期的仪器。它采用多周期同步测量法，即测量输入多个（整数个）周期值，再进行倒数运算而求得频率。其优点是：可在整个测频范围内获得同样高的测试精度和分辨率。
（一）系统级方案设计
在选择多周期同步等精度测量法的情况下，按照自顶向下的设计方法，可以画出该频率计的系统级框图，如图1所示。根据测周期、频率的原理，可以将总体框图分为三个子系统：输入通道（即前置整形电路）该部分主要由模拟电路组成的；多周期同步等精度频率、周期的测量、控制及功能切换（中间部分），该部分基本上由数字硬件电路组成；单片机及外围电路，包括单片机、数码显示。
图 1 频率计的系统方框图
（二）子系统设计
1．输入通道的设计。输入通道是由前置放大器和整形器组成的，所以要对前置放大器的增益和带宽指标进行估计。为了能准确测量信号，将输入信号经过一个放大整形电路。其具体实施方案为：将输入信号经过LM358运放放大，再通过74LS132整形，此时的信号还不能直接送入单片机，这是因为在硬件上CPU对INT0和INT1引脚的信号不能控制，解决这个问题要通过硬件，再配合软件来解决。
2．预置闸门时间发生电路设计。闸门时间的确定，可以先由一个555定时器产生一个脉冲信号，将555产生的脉冲信号送入到74LS90十进制计数器当中，由于74LS90具有二-五进制混合计数的功能，所以可以用它来实现五进制计数，将74LS90的输出接到3—8线译码器74LS138的输入端，再将译码器的输出端接上五个发光二极管，这样就可以实现硬件上的闸门时间控制。但是考虑到硬件实现上的复杂性，可以通过软件上来实现，就是将五个发光二极管直接接到单片机的P1口由软件上来实现，通过按键来改变它的闸门时间。
3．数码显示电路的设计。该部分电路是由单向八位移位寄存器74LS164和数码管组成的。考虑到精度的问题，取五位计数值，采用五片74LS164级联，同时还要显示频率和周期的单位，所以还需再级联一块74LS164，在74LS164的输出端接六个单位指示灯，分别表示周期频率的三个不同的单位数量级，即周期单位s，ms，μs和频率单位Hz，KHz及MHz。移位寄存器的时钟信号是由单片机的串行输出口TXD脚控制。
数字频率计的技术指标
测量 频率、频率比、时间间隔、周期、上升/下降时间、正/负脉冲宽度、占空比、相位、总合、峰值电压、平均时间间隔、时间间隔延迟
分析 自动极限测试、数学运算（定标、偏置）、统计（最小、最大、平均、标准偏差）。统计功能可适用于全部测量结果或在极限内的测量结果。
测量功能
频率范围 CH1&2：DC-225MHz
频率分辨率 12字/s
测量速度 可达200测量/秒
时间间隔分辨率 150ps
输入调节 (CH1&2可独立选择)
阻抗、耦合 1MΩ或50Ω,ac或dc
低通滤波器100kHz,可切换
衰减器 x1或 x10
外部时基
基准输入 10MHz
触发 CH1&2
上升/下降沿触发，按信号电平的百分数或绝对电压设置出发电平，灵敏读设置为Low,Med或High。
闸门和待命 自动、手动（设置闸门时间或分辨率位数）外部；延迟
接口 带SCPI兼容语言和标准GPIB(IEEE 4881和4882)RS-232只讲工作方式。
怎么看电路图中电压测谁的电压
3)按计数增减分:加法计数器,减法计数器,加/减法计数器
731 异步计数器
一,异步二进制计数器
1,异步二进制加法计数器
分析图731 由JK触发器组成的4位异步二进制加法计数器
分析方法:由逻辑图到波形图(所有JK触发器均构成为T/ 触发器的形式,且后一级触发器的时钟脉冲是前一级触发器的输出Q),再由波形图到状态表,进而分析出其逻辑功能
2,异步二进制减法计数器
减法运算规则:0000-1时,可视为(1)0000-1=1111;1111-1=1110,其余类推
注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式
(2)CT74LS161的逻辑功能
①=0时异步清零C0=0
②=1,=0时同步并行置数
③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数
④==1且CPT·CPP=0时,计数器状态保持不变
4,反馈置数法获得N进制计数器
方法如下:
·写出状态SN-1的二进制代码
·求归零逻辑,即求置数控制端的逻辑表达式
·画连线图
(集成计数器中,清零,置数均采用同步方式的有74LS163;均采用异步方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同步方式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能等等)
试用CT74LS161构成模小于16的N进制计数器
5,同步二进制加/减计数器
二,同步十进制加法计数器
8421BCD码同步十进制加法计数器电路分析
三,集成同计数器
1,集成十进制同步加法计数器CT74LS160
(1)CT74LS160的引脚排列和逻辑功能示意图
图733 CT74LS160的引脚排列图和逻辑功能示意图
(2)CT74LS160的逻辑功能
①=0时异步清零C0=0
②=1,=0时同步并行置数
③==1且CPT=CPP=1时,按照BCD码进行同步十进制计数
④==1且CPT·CPP=0时,计数器状态保持不变
2集成十进制同步加/减计数器CT74LS190
其逻辑功能示意图如教材图7315所示功能如教材表7310所示
集成计数器小结:
集成十进制同步加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式
74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同74192是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74193相同
733 利用计数器的级联获得大容量N进制计数器
计数器的级联是将多个计数器串接起来,以获得计数容量更大的N进制计数器
1,异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量
举例:74LS290
(1)100进制计数器
(2)64进制计数器
2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下一级计数器计数同步计数器级联的方式有两种,一种级间采用串行进位方式,即异步方式,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,异步方式的速度较慢另一种级间采用并行进位方式,即同步方式,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲,而低位计数器的进位输出送高位计数器的计数控制端
举例:74161
(1)60进制
(2)12位二进制计数器(慢速计数方式)
12位二进制计数器(快速计数方式)
74 寄存器和移位寄存器
寄存器是由具有存储功能的触发器组合起来构成的一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成
按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类基本寄存器只能并行送入数据,需要时也只能并行输出移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入,并行输出,也可以串行输入,串行输出,还可以并行输入,串行输出,串行输入,并行输出,十分灵活,用途也很广
741 基本寄存器
概念:在数字电路中,用来存放二进制数据或代码的电路称为寄存器
1,单拍工作方式基本寄存器
无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0～D3,就立即被送入进寄存器中,即有:
2双拍工作方式基本寄存器
(1)清零CR=0,异步清零即有:
(2)送数CR=1时,CP上升沿送数即有:
(3)保持在CR=1,CP上升沿以外时间,寄存器内容将保持不变
742 移位寄存器
1单向移位寄存器
四位右移寄存器:
时钟方程:
驱动方程:
状态方程:
右移位寄存器的状态表:
输入
现态
次态
说明
Di CP
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输入4个1
单向移位寄存器具有以下主要特点:
单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移
n位单向移位寄存器可以寄存n位二进制代码n个CP脉冲即可完成串行输入工作,此后可从Q0～Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作
若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零
2双向移位寄存器
M=0时右移 M=1时左移
3集成双向移位寄存器74LS194
CT74LS194的引脚排列图和逻辑功能示意图:
CT74LS194的功能表:
工作状态
0 × × ×
1 0 0 ×
1 0 1 ↑
1 1 0 ↑
1 1 1 ×
异步清零
保 持
右 移
左 移
并行输入
743 移位寄存器的应用
一,环形计数器
1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环
结构特点:,即将FFn-1的输出Qn-1接到FF0的输入端D0
工作原理:根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲
实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n
2,能自启动的4位环形计数器
状态图:
由74LS194构成的能自启动的4位环形计数器
时序图
二,扭环形计数器
1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环
实现扭环形计数器时,不必设置初态扭环形计数器的进制数
N与移位寄存器内的触发器个数n满足N=2n的关系
结构特点为:,即将FFn-1的输出接到FF0的输入端D0
状态图:
2,能自启动的4位扭环形计数器
744 顺序脉冲发生器
在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器
顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成作为时间基准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间,一定顺序轮流为1,或者轮流为0前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器
一,计数器型顺序脉冲发生器
计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成
举例:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器
二,移位型顺序脉冲发生器
◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发生器
◎时序图:
◎由CT74LS194构成的顺序脉冲发生器
见教材P233的图746和图747
75 同步时序电路的设计(略)
76 数字系统一般故障的检查和排除(略)
本章小结
计数器是一种应用十分广泛的时序电路,除用于计数,分频外,还广泛用于数字测量,运算和控制,从小型数字仪表,到大型数字电子计算机,几乎无所不在,是任何现代数字系统中不可缺少的组成部分
计数器可利用触发器和门电路构成但在实际工作中,主要是利用集成计数器来构成在用集成计数器构成N进制计数器时,需要利用清零端或置数控制端,让电路跳过某些状态来获得N进制计数器
寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用
寄存器分为基本寄存器和移位寄存器两大类基本寄存器的数据只能并行输入,并行输出移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据可以并行输入,并行输出,串行输入,串行输出,并行输入,串行输出,串行输入,并行输出
寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路
在数控装置和数字计算机中,往往需要机器按照人们事先规定的顺序进行运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序通常采取的方法是,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲,以控制系统各部分协调地工作
顺序脉冲发生器分计数型和移位型两类计数型顺序脉冲发生器状态利用率高,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产生竞争冒险,需要采取措施消除移位型顺序脉冲发生器没有竞争冒险问题,但状态利用率低
由JK触发器组成的4位异步二进制减法计数器的工作情况分析略
二,异步十进制加法计数器
由JK触发器组成的异步十进制加法计数器的由来:在4位异步二进制加法计数器的基础上经过适当修改获得
有效状态:0000——1001十个状态;无效状态:1010～1111六个状态
三,集成异步计数器CT74LS290
为了达到多功能的目的,中规模异步计数器往往采用组合式的结构,即由两个独立的计数来构成整个的计数器芯片如:
74LS90(290):由模2和模5的计数器组成;
74LS92 :由模2和模6的计数器组成;
74LS93 :由模2和模8的计数器组成
1CT74LS290的情况如下
(1)电路结构框图和逻辑功能示意图
(2)逻辑功能
如下表731所示
注:5421码十进制计数时,从高位到低位的输出为
2,利用反馈归零法获得N(任意正整数)进制计数器
方法如下:
(1)写出状态SN的二进制代码
(2)求归零逻辑(写出反馈归零函数),即求异步清零端(或置数控制端)信号的逻辑表达式
(3)画连线图
举例:试用CT74LS290构成模小于十的N进制计数器
CT74LS290则具有异步清零和异步置9功能讲解教材P215的[例731]
注:CT74LS90的功能与CT74LS290基本相同
732 同步计数器
一,同步二进制计数器
1同步二进制加法计数器
2,同步二进制减法计数器
3,集成同步二进制计数器CT74LS161
(1)CT74LS161的引脚排列和逻辑功能示意图
注:74LS163的引脚排列和74LS161相同,不同之处是74LS163采用同步清零方式
(2)CT74LS161的逻辑功能
①=0时异步清零C0=0
②=1,=0时同步并行置数
③==1且CPT=CPP=1时,按照4位自然二进制码进行同步二进制计数
④==1且CPT·CPP=0时,计数器状态保持不变
4,反馈置数法获得N进制计数器
方法如下:
·写出状态SN-1的二进制代码
·求归零逻辑,即求置数控制端的逻辑表达式
·画连线图
(集成计数器中,清零,置数均采用同步方式的有74LS163;均采用异步方式的有74LS193,74LS197,74LS192;清零采用异步方式,置数采用同步方式的有74LS161,74LS160;有的只具有异步清零功能,如CC4520,74LS190,74LS191;74LS90则具有异步清零和异步置9功能等等)
试用CT74LS161构成模小于16的N进制计数器
5,同步二进制加/减计数器
二,同步十进制加法计数器
8421BCD码同步十进制加法计数器电路分析
三,集成同计数器
1,集成十进制同步加法计数器CT74LS160
(1)CT74LS160的引脚排列和逻辑功能示意图
图733 CT74LS160的引脚排列图和逻辑功能示意图
(2)CT74LS160的逻辑功能
①=0时异步清零C0=0
②=1,=0时同步并行置数
③==1且CPT=CPP=1时,按照BCD码进行同步十进制计数
④==1且CPT·CPP=0时,计数器状态保持不变
2集成十进制同步加/减计数器CT74LS190
其逻辑功能示意图如教材图7315所示功能如教材表7310所示
集成计数器小结:
集成十进制同步加法计数器74160,74162的引脚排列图,逻辑功能示意图与74161,74163相同,不同的是,74160和74162是十进制同步加法计数器,而74161和74163是4位二进制(16进制)同步加法计数器此外,74160和74162的区别是,74160采用的是异步清零方式,而74162采用的是同步清零方式
74190是单时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74191相同74192是双时钟集成十进制同步可逆计数器,其引脚排列图和逻辑功能示意图与74193相同
733 利用计数器的级联获得大容量N进制计数器
计数器的级联是将多个计数器串接起来,以获得计数容量更大的N进制计数器
1,异步计数器一般没有专门的进位信号输出端,通常可以用本级的高位输出信号驱动下一级计数器计数,即采用串行进位方式来扩展容量
举例:74LS290
(1)100进制计数器
(2)64进制计数器
2,同步计数器有进位或借位输出端,可以选择合适的进位或借位输出信号来驱动下一级计数器计数同步计数器级联的方式有两种,一种级间采用串行进位方式,即异步方式,这种方式是将低位计数器的进位输出直接作为高位计数器的时钟脉冲,异步方式的速度较慢另一种级间采用并行进位方式,即同步方式,这种方式一般是把各计数器的CP端连在一起接统一的时钟脉冲,而低位计数器的进位输出送高位计数器的计数控制端
举例:74161
(1)60进制
(2)12位二进制计数器(慢速计数方式)
12位二进制计数器(快速计数方式)
74 寄存器和移位寄存器
寄存器是由具有存储功能的触发器组合起来构成的一个触发器可以存储1位二进制代码,存放n位二进制代码的寄存器,需用n个触发器来构成
按照功能的不同,可将寄存器分为基本寄存器和移位寄存器两大类基本寄存器只能并行送入数据,需要时也只能并行输出移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入,并行输出,也可以串行输入,串行输出,还可以并行输入,串行输出,串行输入,并行输出,十分灵活,用途也很广
741 基本寄存器
概念:在数字电路中,用来存放二进制数据或代码的电路称为寄存器
1,单拍工作方式基本寄存器
无论寄存器中原来的内容是什么,只要送数控制时钟脉冲CP上升沿到来,加在并行数据输入端的数据D0～D3,就立即被送入进寄存器中,即有:
2双拍工作方式基本寄存器
(1)清零CR=0,异步清零即有:
(2)送数CR=1时,CP上升沿送数即有:
(3)保持在CR=1,CP上升沿以外时间,寄存器内容将保持不变
742 移位寄存器
1单向移位寄存器
四位右移寄存器:
时钟方程:
驱动方程:
状态方程:
右移位寄存器的状态表:
输入
现态
次态
说明
Di CP
1 ↑
1 ↑
1 ↑
1 ↑
0 0 0 0
1 0 0 0
1 1 0 0
1 1 1 0
1 0 0 0
1 1 0 0
1 1 1 0
1 1 1 1
连续输入4个1
单向移位寄存器具有以下主要特点:
单向移位寄存器中的数码,在CP脉冲操作下,可以依次右移或左移
n位单向移位寄存器可以寄存n位二进制代码n个CP脉冲即可完成串行输入工作,此后可从Q0～Qn-1端获得并行的n位二进制数码,再用n个CP脉冲又可实现串行输出操作
若串行输入端状态为0,则n个CP脉冲后,寄存器便被清零
2双向移位寄存器
M=0时右移 M=1时左移
3集成双向移位寄存器74LS194
CT74LS194的引脚排列图和逻辑功能示意图:
CT74LS194的功能表:
工作状态
0 × × ×
1 0 0 ×
1 0 1 ↑
1 1 0 ↑
1 1 1 ×
异步清零
保 持
右 移
左 移
并行输入
743 移位寄存器的应用
一,环形计数器
1,环形计数器是将单向移位寄存器的串行输入端和串行输出端相连, 构成一个闭合的环
结构特点:,即将FFn-1的输出Qn-1接到FF0的输入端D0
工作原理:根据起始状态设置的不同,在输入计数脉冲CP的作用下,环形计数器的有效状态可以循环移位一个1,也可以循环移位一个0即当连续输入CP脉冲时,环形计数器中各个触发器的Q端或端,将轮流地出现矩形脉冲
实现环形计数器时,必须设置适当的初态,且输出Q3Q2Q1Q0端初始状态不能完全一致(即不能全为"1"或"0"),这样电路才能实现计数, 环形计数器的进制数N与移位寄存器内的触发器个数n相等,即N=n
2,能自启动的4位环形计数器
状态图:
由74LS194构成的能自启动的4位环形计数器
时序图
二,扭环形计数器
1,扭环形计数器是将单向移位寄存器的串行输入端和串行反相输出端相连,构成一个闭合的环
实现扭环形计数器时,不必设置初态扭环形计数器的进制数
N与移位寄存器内的触发器个数n满足N=2n的关系
结构特点为:,即将FFn-1的输出接到FF0的输入端D0
状态图:
2,能自启动的4位扭环形计数器
744 顺序脉冲发生器
在数字电路中,能按一定时间,一定顺序轮流输出脉冲波形的电路称为顺序脉冲发生器
顺序脉冲发生器也称脉冲分配器或节拍脉冲发生器,一般由计数器(包括移位寄存器型计数器)和译码器组成作为时间基准的计数脉冲由计数器的输入端送入,译码器即将计数器状态译成输出端上的顺序脉冲,使输出端上的状态按一定时间,一定顺序轮流为1,或者轮流为0前面介绍过的环形计数器的输出就是顺序脉冲,故可不加译码电路即可直接作为顺序脉冲发生器
一,计数器型顺序脉冲发生器
计数器型顺序脉冲发生器一般用按自然态序计数的二进制计数器和译码器构成
举例:用集成计数器74LS163和集成3线-8线译码器74LS138构成的8输出顺序脉冲发生器
二,移位型顺序脉冲发生器
◎移位型顺序脉冲发生器由移位寄存器型计数器加译码电路构成其中环形计数器的输出就是顺序脉冲,故可不加译码电路就可直接作为顺序脉冲发生器
◎时序图:
◎由CT74LS194构成的顺序脉冲发生器
见教材P233的图746和图747
75 同步时序电路的设计(略)
76 数字系统一般故障的检查和排除(略)
本章小结
计数器是一种应用十分广泛的时序电路,除用于计数,分频外,还广泛用于数字测量,运算和控制,从小型数字仪表,到大型数字电子计算机,几乎无所不在,是任何现代数字系统中不可缺少的组成部分
计数器可利用触发器和门电路构成但在实际工作中,主要是利用集成计数器来构成在用集成计数器构成N进制计数器时,需要利用清零端或置数控制端,让电路跳过某些状态来获得N进制计数器
寄存器是用来存放二进制数据或代码的电路,是一种基本时序电路任何现代数字系统都必须把需要处理的数据和代码先寄存起来,以便随时取用
寄存器分为基本寄存器和移位寄存器两大类基本寄存器的数据只能并行输入,并行输出移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据可以并行输入,并行输出,串行输入,串行输出,并行输入,串行输出,串行输入,并行输出
寄存器的应用很广,特别是移位寄存器,不仅可将串行数码转换成并行数码,或将并行数码转换成串行数码,还可以很方便地构成移位寄存器型计数器和顺序脉冲发生器等电路
在数控装置和数字计算机中,往往需要机器按照人们事先规定的顺序进行运算或操作,这就要求机器的控制部分不仅能正确地发出各种控制信号,而且要求这些控制信号在时间上有一定的先后顺序通常采取的方法是,用一个顺序脉冲发生器来产生时间上有先后顺序的脉冲,以控制系统各部分协调地工作
顺序脉冲发生器分计数型和移位型两类计数型顺序脉冲发生器状态利用率高,但由于每次CP信号到来时,可能有两个或两个以上的触发器翻转,因此会产生竞争冒险,需要采取措施消除移位型顺序脉冲发生器没有竞争冒险问题,但状态利用率低
减少开关电源的纹波和噪声电压的措施
1、电压表的两个表笔接在哪两端，就是测哪两端间的电压。
2、并联的电压是一样的，关键是假如并联电路还有串联电路，就会复杂一点。
已知电源为12V，L1两端电压为4v,则各电表的示数v1—— （） v2——（）
V1=12V-4V=8V。V2等于电源电压，为12V。
3、把“电压表看断路，电流看短路”，这是对的，电压表可以除掉，电流表可以短接。
4、电路图中有很多的支路，各个支路都有电流流过，总电流就是各个支路电流的总和。开关和电流表串接在灯泡线路里，电压表并接在灯泡两端。
5、并联电路就是指类似电灯泡这样的用电器同时与电源两端连接。开关的连接，是要控制那个用电器，就串接在那个用电器的支路里。
电流表是要测量哪个用电器的电流，就串接在哪个用电器的支路里。电压表的接入，不改变电路的性质。可以这样理解：就是用手拿着电压表的两个表笔去测量，搭上表笔与拿开表笔时，都是一样的。
扩展资料：
测量交流电压的方法主要有检波法、采样法、热电法、测热辐射法和补偿法等。
检波法
利用电子管、晶体管的检波作用将交流电压转换为直流电压进行测量。检波式电压表的工作频率一般从几十赫到一千多兆赫，量程达 100微伏～1000伏。频率在300兆赫以下时，精确度一般约为百分之几，频率在1000兆赫时则可达百分之几十。
采样法
采样实质上是频率变换，是用一系列离散的取样脉冲来描述一个连续变量的过程。一般是将被测高频信号变成20千赫的低频信号，再进行检波测量。
这种电压表的频率范围为 1～1000兆赫，甚至更高；电压范围约300微伏～1伏(外接衰减器可测量大的电压)，精确度从百分之一到百分之十几。
热电法
主要采用热电转换标准或微电位计。热电转换标准由热电偶配以适当的限流电阻或衰减器组成，可测01～300伏或更高的电压，频率范围一般为20赫～100兆赫，若采取高频补偿措施则可达1000兆赫，测量精确度约为 001%～1%(定标后)。
利用多元热偶特制的热电转换器，在低频段的交直流转换精度可达1×10-5或更高，当代的低频电压原始标准皆属此类；微电位计主要由热电偶和圆盘电阻组成，利用已知电流乘电阻得到标准输出电压，一般为01微伏～400毫伏，频率范围一般为0～1000兆赫，精确度为002%～5%。
-电压测量
什么是同轴衰减器（衰减器的原理与用途）
姓名：16020140096刘珣玥
有删节。
嵌牛导读：开关电源（包括AC/DC转换器、DC/DC转换器、AC/DC模块和DC/DC模块）与线性电源相比较，最突出的优点是转换效率高，一般可达80%～85%，高的可达90%～97%其次，开关电源采用高频变压器替代了笨重的工频变压器，不仅重量减轻，体积也减小了，因此应用范围越来越广。
嵌牛鼻子：但开关电源的缺点是由于其开关管工作于高频开关状态，输出的纹波和噪声电压较大，一般为输出电压的1%左右（低的为输出电压的05%左右），最好产品的纹波和噪声电压也有几十mV；而线性电源的调整管工作于线性状态，无纹波电压，输出的噪声电压也较小，其单位是μV。
嵌牛提问：开关电源产生纹波和噪声的原因和测量方法、测量装置、测量标准及减小纹波和噪声的措施分别是什么
嵌牛正文：一、纹波和噪声产生的原因：
开关电源输出的不是纯正的直流电压，里面有些交流成分，这就是纹波和噪声造成的。纹波是输出直流电压的波动，与开关电源的开关动作有关。每一个开、关过程，电能从输入端被“泵到”输出端，形成一个充电和放电的过程，从而造成输出电压的波动，波动频率与开关的频率相同。纹波电压是纹波的波峰与波谷之间的峰峰值，其大小与开关电源的输入电容和输出电容的容量及品质有关。
噪声的产生原因有两种，一种是开关电源自身产生的；另一种是外界电磁场的干扰（EMI），它能通过辐射进入开关电源或者通过电源线输入开关电源。开关电源自身产生的噪声是一种高频的脉冲串，由发生在开关导通与截止瞬间产生的尖脉冲所造成，也称为开关噪声。噪声脉冲串的频率比开关频率高得多，噪声电压是其峰峰值。噪声电压的振幅很大程度上与开关电源的拓扑、电路中的寄生状态及PCB的设计有关。
二、减小纹波和噪声电压的措施：
开关电源除开关噪声外，在AC/DC转换器中输入的市电经全波整流及电容滤波，电流波形为脉冲，如图17所示（图a是全波整流、滤波电路，b是电压及电流波形）。电流波形中有高次谐波，它会增加噪声输出。良好的开关电源（AC/DC转换器）在电路增加了功率因数校正（PFC）电路，使输出电流近似正弦波，降低高次谐波，功率因数提高到095左右，减小了对电网的污染。电路图如图1所示。
1、减少EMI的措施
可以采用金属外壳做屏蔽减小外界电磁场辐射干扰。为减少从电源线输入的电磁干扰，在电源输入端加EMI滤波器，如图3所示（EMI滤波器也称为电源滤波器）。
2 、在输出端采用高频性能好、ESR低的电容
采用高分子聚合物固态电解质的铝或钽电解电容作输出电容是最佳的，其特点是尺寸小而电容量大，高频下ESR阻抗低，允许纹波电流大。它最适用于高效率、低电压、大电流降压式DC/DC转换器及DC/DC模块电源作输出电容。例如，一种高分子聚合物钽固态电解电容为68μF，其在20℃、100kHz时的等效串联电阻（ESR）最大值为25mΩ，最大的允许纹波电流（在100kHz时）为2400mArms，其尺寸为：73mm（长）×43mm（宽）×18mm（高），其型号为10TPE68M（贴片或封装）。纹波电压ΔVOUT为：
ΔVOUT=ΔIOUT×ESR （1)
若ΔIOUT=05A，ESR=25mΩ，则ΔVOUT=125mV。
若采用普通的铝电解电容作输出电容，额定电压10V、额定电容量100μF，在20℃、120Hz时的等效串联电阻为50Ω，最大纹波电流为70mA。它只能工作于10kHz左右，无法在高频（100kHz以上的频率）下工作，再增加电容量也无效，因为超过10kHz时，它已成电感特性了。
某些开关频率在100kHz到几百kHz之间的电源，采用多层陶电容（MLCC）或钽电解电容作输出电容的效果也不错，其价位要比高分子聚合物固态电解质电容要低得多。
3 、采用与产品系统的频率同步
为减小输出噪声，电源的开关频率应与系统中的频率同步，即开关电源采用外同步输入系统的频率，使开关的频率与系统的频率相同。 4、避免多个模块电源之间相互干扰
在同一块PCB上可能有多个模块电源一起工作。若模块电源是不屏蔽的、并且靠的很近，则可能相互干扰使输出噪声电压增加。为避免这种相互干扰可采用屏蔽措施或将其适当远离，减少其相互影响的干扰。
例如，用两个K7805-500开关型模块组成±5V输出电源时，若两个模块靠的很近，输出电容C4、C2未采用低ESR电容，且焊接处离输出端较远，则有可能输出的纹波和噪声电压受到相互干扰而增加，如图4所示。
如果在同一块PCB上有能产生噪声干扰的电路，则在设计PCB时要采取相似的措施以减少干扰电路对开关电源的相互干扰影响。
5 、增加LC滤波器
为减小模块电源的纹波和噪声，可以在DC/DC模块的输入和输出端加LC滤波器，如图5所示。图5左图是单输出，图21右图是双输出。
在开关电源或模块电源输出后再加一个低压差线性稳压器（LDO）能大幅度地降低输出噪声，以满足对噪声特别有要求的电路需要（见图22），输出噪声可达μV级。
7、增加有源EMI滤波器及有源输出纹波衰减器
有源EMI滤波器可在150kHz～30MHz间衰减共模和差模噪声，并且对衰减低频噪声特别有效。在250kHz时，可衰减60dB共模噪声及80dB差模噪声，在满载时效率可达99%。输出纹波衰减器可在1～500kHz范围内减低电源输出纹波和噪声30dB以上，并且能改善动态响应及减小输出电容。
设计并制作一个可控放大器，放大器的增益可设置；低通滤波器、高通滤波器、带通滤波的通带、截止频率可调
功率衰减器是一种能量损耗性射频/微波元件，元件内部含有电阻性材料。除了常用的电阻性固定衰减器外，还有电控快速调整衰减器。衰减器广泛使用于需要功率电平调整的各种场合。一、衰减器的技术指标衰减器的技术指标包括衰减器的工作频带、衰减量、功率容量、回波损耗等。1、工作频带。衰减器的工作频带是指在给定频率范围内使用衰减器，衰减器才能达到指标值。由于射频/微波结构与频率有关，不同频段的元器件，结构不同，也不能通用。现代同轴结构的衰减器使用的工作频带相当宽，设计或使用中要加以注意。2、衰减量。无论形成功率衰减的机理和具体结构如何，总是可以用下图所示的两端口网络来描述衰减器信号输入端的功率为P1，而输出端得功率为P2，衰减器的功率衰减量为A（dB）。若P1 、P2 以分贝毫瓦（dBm）表示，则两端功率间的关系为P2（dBm）＝ P1（dBm）－ A（dB）3、功率容量。衰减器是一种能量消耗元件，功率消耗后变成热量。可以想象，材料结构确定后，衰减器的功率容量就确定了。如果让衰减器承受的功率超过这个极限值，衰减器就会被烧毁。设计和使用时，必须明确功率容量。4、回拨损耗。回拨损耗就是衰减器的驻波比，要求衰减器两端的输入输出驻波比应尽可能小。我们希望的衰减器是一个功率消耗元件，不能对两端电路有影响，也就是说，与两端电路都是匹配的。设计衰减器时要考虑这一因素。深圳麦思特电子提供各式功率衰减器系列
同轴固定衰减器可定量吸收传输线中的能量，扩展功率量程，控制功率电平，并可配以小功率计，综合测试仪或频谱分析仪精确测量各种射频微波发射机的功率或频谱。
同轴固定衰减器平均功率1W-10kW，频率DC-265GHz，具有如下特征：工作频带宽，驻波系数低，衰减值平坦，抗脉冲，抗烧毁能力强。
◇ DC-265GHz, 1W-10kW
◇ 衰减值平坦，高精度
◇ 可靠性高，可重复性◇ 抗脉冲，抗烧毁能力强
程控放大器(ad603)
2007-09-04 19:30
本设计由三个模块电路构成:前级放大电路(带AGC部分)、后级放大电路和单片机显示与控制模块。在前级放大电路中,用宽带运算放大器AD603两级级联放大输入信号,输出放大一定倍数的电压,经过后级放大电路达到大于8V的有效值输出。ADUC812的单片机显示、控制和数据处理模块除可以程控调节放大器的增益外,还可以实时显示输出电压有效值。
本设计采用高级压控增益器件,进行合理的级联和阻抗匹配,加入后级负反馈互补输出级,全面提高了增益带宽积和输出电压幅度。应用单片机和数字信号处理技术对增益进行预置和控制,AGC稳定性好,可控范围大,完成了题目的所有基本和发挥要求。
方案论证与比较
1可控增益放大器部分
方案一 简单的放大电路可以由三极管搭接的放大电路实现,图1为分立元件放大器电路图。为了满足增益60dB的要求,可以采用多级放大电路实现。对电路输出用二极管检波产生反馈电压调节前级电路实现自动增益的调节。本方案由于大量采用分立元件,如三极管等,电路比较复杂,工作点难于调整,尤其增益的定量调节非常困难。此外,由于采用多级放大,电路稳定性差,容易产生自激现象。
方案二 为了易于实现最大60dB增益的调节,可以采用D/A芯片AD7520的电阻权网络改变反馈电压进而控制电路增益。又考虑到AD7520是一种廉价型的10位D/A转换芯片,其输出Vout=Dn×Vref/210,其中Dn为10位数字量输入的二进制值,可满足210=1024挡增益调节,满足题目的精度要求。它由CMOS电流开关和梯形电阻网络构成,具有结构简单、精确度高、体积小、控制方便、外围布线简化等特点,故可以采用AD7520来实现信号的程控衰减。但由于AD7520对输入参考电压Vref有一定幅度要求,为使输入信号在mV～V每一数量级都有较精确的增益,最好使信号在到达AD7520前经过一个适应性的幅度放大调整,再通过AD7520衰减后进行相应的后级放大,并使前后级增益积为1024,与AD7520的衰减分母抵消,即可实现程控放大。但AD7520对输入范围有要求,具体实现起来比较复杂,而且转化非线性误差大,带宽只有几kHz,不能满足频带要求。
方案三 根据题目对放大电路的增益可控的要求,考虑直接选取可调增益的运放实现,如运放AD603。其内部由R-2R梯形电阻网络和固定增益放大器构成,加在其梯型网络输入端的信号经衰减后,由固定增益放大器输出,衰减量是由加在增益控制接口的参考电压决定;而这个参考电压可通过单片机进行运算并控制D/A芯片输出控制电压得来,从而实现较精确的数控。此外AD603能提供由直流到30MHz以上的工作带宽,单级实际工作时可提供超过20dB的增益,两级级联后即可得到40dB以上的增益,通过后级放大器放大输出,在高频时也可提供超过60dB的增益。这种方法的优点是电路集成度高、条理较清晰、控制方便、易于数字化用单片机处理。
2后级固定增益部分
由两片AD603级联构成的前级放大电路,对不同大小的输入信号进行前级放大。由于AD603的最大输出电压较小,不能满足题目要求,所以前级放大信号需经过后级放大达到更高的输出有效值。
方案一 使用集成电路芯片。使用集成电路芯片电路简单、使用方便、性能稳定、有详细的文档说明。可是题目要求输出6V以上有效值,而在电子市场很难买到这样的芯片,而我们买到的如AD811,HA-2539 等芯片,虽然输出电压幅度能满足要求,但是很容易发生工作不稳定的情况。
方案二 使用分立元件自行搭建后级放大器。使用分立元件设计困难,调试繁琐,可是却可以经过计算得到最合适的输入输出阻抗、放大倍数等参数,电阻电容可根据需要更换,在此时看来较集成电路灵活。因此,我们决定自行设计后级放大器。
系统设计
1总体设计思路
根据题目的要求,结合考虑过的各种方案,我们认真取舍,充分利用模拟和数字系统各自的优点,发挥其优势,采用单片机预置和控制放大器增益的方法,大大提高了系统的精度和可控性;后级放大器使用由分立元件设计的推挽互补输出放大器,提高了输出电压有效值。我们使信号都在单片机的数字算法控制下得到最合理的前级放大,使其放大倍数精确。图2所示即为本系统原理框图。
输入信号通过前级可控增益放大,放大倍数由单片机通过D/A转换提供的电压控制。AD603的Vg(=V1-V2)根据公式:增益GAIN=40×Vg+20(dB)来设定,而在AGC模式下,此控制电压Vg是由AGC电路的反馈电压得到,不受单片机控制。经过前级放大后的信号最后经过后级放大得到需要的输出信号,前级和后级增益的搭配,都是经过精确的测量和计算的。输出电压经峰值检波电路得到,反馈到单片机,经运算和线性补偿得到有效值,同时单片机推动数码管显示出来。
2主要电路原理分析
(1)直流稳压电源 本电源采用桥式全波整流、大电容滤波、三端稳压器件稳压的方法,产生各种直流电压,如正负15V,正负5V等都可以买到相应的固定输出的三端稳压芯片,如LM7815、LM7805。而电子市场上没有我们要求的前级和后级放大器所需要的+10V和+30V固定输出的三端稳压器件,所以我们采用LM317T可变输出的稳压芯片,典型电路图如图3。
交流输入经过电容滤波后的稳定的直流电送到三端稳压集成电路LM317T的Vin端。LM317T是这样工作的:由Vin端给它提供工作电压以后,它便可以保持其+Vout端比其ADJ端的电压高125V。因此,我们只需用极小的电流来调整ADJ端的电压,便可在+Vout端得到比较大的电流输出,并且电压比ADJ端高出恒定的125V。
在LM317T的ADJ端加一个接地的滤波电容,会使纹波抑制比大幅度地提高,给高频小信号运算放大器提供非常稳定的电源。二极管的作用是当有意外情况使得LM317T的输入电压比输出电压还低的时候防止从输入端上有电流倒灌入LM317T引起其损坏。其电源电路见本刊网站。
(2)前级放大器和AGC AD603为单通道、低噪声、增益变化范围连续可调的可控增益放大器。带宽90MHz时增益变化范围为-11～+3ldB;带宽为9MHz时为9～51dB。增益变化范围可分三种模式进行控制:当 5脚与7脚断开时,增益变化范围为9～51dB,当5脚与7脚短接时,增益变化范因为-11～+3ldB,当5脚与7脚之间接一电阻时,可使增益变化范围进行平移。
AD603的简化原理框图如图4所示,它由无源输入衰减器、增益控制界面和固定增益放大器三部分组成。图中加在梯型网络输入端(VINP)的信号经衰减后,由固定增益放大器输出,衰减量是由加在增益控制接口的电压决定。增益的调整与其自身电压值无关,而仅与其差值Vg有关,由于控制电压GPOS/GNEG端的输入电阻高达50MΩ,因而输入电流很小,致使片内控制电路对提供增益控制电压的外电路影响减小。以上特点很适合构成程控增益放大器。为了增大控制范围,我们采取两级AD603级联的方法,如图5所示。
使用AD603制作前置放大器时,主要考虑了共模干扰问题。前置放大器采用单端输入方式,这时要求运算放大器的另一个输入端与信号输入端阻抗平衡,否则在相位相同的电磁干扰情况下,将产生共模信号输出。
AD603输入阻抗为100Ω,低的输入阻抗将带来如功率、阻抗匹配等若干问题,因此我们在输入前级用三极管搭设了射极跟随器,用以提高输入阻抗。根据公式:Rin≈βRe,我们取β=150的高频三极管,取Re=1kΩ,使输入阻抗大于150kΩ。
有时由于接收环境的不同、外界干扰的影响,接收到信号的强弱可能变化很大。特别是传输图像信号时,由于频带宽、电磁干扰严重,不可能无畸变地远距离传输。当信号较弱时,图像的对比度变小,清晰度差且同步不稳定,无法成像;当信号较强时,会使后级接收端放大器进入饱和区和截止区,导致信号严重失真,而且还会将同步脉冲切割掉,得不到良好的图像。
为了较好地解决这个问题,可使用自动增益控制电路,即AGC电路。它取出放大器输出的峰值作为增益的控制电压,使最终输出的电压信号保持在某一峰峰值之间,输出较稳定的视频信号。
在图5中,两级AD603可构成具有自动增益控制的放大电路,图中由2N3904和R7组成一个检波器,用于检测输出信号幅度的变化。由C11形成自动增益控制电压Vagc,流进电容C11的电流为2N3906和2N3904两管的集电极电流之差,而且其大小随第二级AD603输出信号的幅度大小变化而变化,这使得加在两级放大器1脚的自动增益控制电压Vagc随输出信号幅度变化而变化,从而达到自动调整放大器增益的目的。
为了去除50Hz工频干扰和其它低频干扰,我们在两级AD603中作了巧妙的处理,级间加入的串联电容可以与AD603的输入阻抗形成一个高通滤波器,转折频率为1/2πRC,其中R为AD603的输入阻抗100Ω,C为典型的104磁片电容,得结果约15kHz,经测试正好满足衰减3dB起始点为10kHz,从20kHz开始幅频特性曲线平坦的要求。
(3)手动增益预置和控制的实现 开环增益手动控制的基本思路是由单片机数字程控,经D/A转换产生控制输出电压,加到图5中两块AD603的1脚来控制。我们本想利用ADUC812单片机自带的D/A转换功能,但经实践发现其D/A输出很不稳定,难以滤除,而控制电压要求纹波非常小,否则就会给输出信号带来很大噪声。故我们改变了设计,考虑使用电阻网络AD7520进行控制,其原理如图6所示。单片机通过74LS373给AD7520赋值,电阻R0用于调节AD7520的参考电压,从而由AMP1得到D/A结果,再由AMP2幅度搬移至前放所需的控制电压-05～+05V之间,提供给AD603。
(4)后级放大原理 图7为后级放大电路图,它是PSPICE 电路仿真时候的电路图, 可见本电路是一个典型的单电源供电的对称互补电路。三极管选用的是B649A和D669A高频孪生对管,T1、T2组成前置放大级,T3、T4组成对称输出级。在输入信号为0时,调整R1的阻值,可以供给三极管适当的偏置,从而使R9和R10间的电位为Vcc/2。
静态时,通常输出点电位为Vcc/2,为了保证电路工作点的稳定性,我们使用R9、R10和C5将输出端和T1、T2输入端相连,以引入负反馈。
晶体管的ft在很大程度上决定了放大器的带宽。因为有源负载的频率特性和噪声特性较差,因此我们在电路中采用电阻做负载。使用分立元件制作后级放大器时,在指标允许的情况下,我们尽量降低输入阻抗,以减少空间辐射带来的干扰。
(5)峰值检波电路 图8为峰值检波电路。峰值检波有两种方案,第一种是使用AD637。
AD637真有效值检测器将输出的交流信号取样回来转换为直流,经过单片机的A/D转换后,显示在数码管上。输入电压不大的时候,AD637尚可正常工作;但是,当输出为最大到8V有效值的电压时,AD637工作将不正常,并且,随着频率的不同,AD637的工作状态会有所不同,所以不宜使用。另一种方案是,取样回来的输出电压经过二极管和电容进行峰值检波,并经过高精度运算放大器进行衰减和保持后输入A/D转换器转换为数字信号进行显示,这样精度可以得到保证,不过会有一定的管压降,使用检波用肖特基二极管大概会有02V压降,完全可以通过单片机进行显示上的补偿。
(6)单片机系统 单片机是整个放大器控制的核心部分,它主要完成以下功能:接收用户按键信息以控制增益;接收峰值检波电路的反馈电压以计算有效值;对AD603的增益控制电压进行控制。程序流程图如图9所示。各个功能由不同的模块实现:
键盘检测模块 记录用户对键盘的操作,将设定的增益数值记录下来。
控制电压模块 根据用户对增益的设置,查表得到对D/A转换器的控制字串,输出给D/A转换器以产生精确的控制电压。
有效值模块 由于输入输出是标准的正弦信号,峰值检波电压值根据经验公式Vmax=√2Vrms计算,并经过线性修正得到有效值,经测试显示误差不超过05%。
显示模块 按用户需要将预置增益值或者有效值显现在数码管上。
总 结
通过对输入输出、频带、增益、AGC等各方面的测试,我们得到了如附表所列的性能。
专家点评:作品包括模拟和数字两大部分,采用集成电路与分立元器件结合的方案,集中了各自优势,收到设计简单、性能优良、实现较容易等效果。其中模拟前端由两块高性能集成宽带、低噪声可变增益放大器AD603级联而成,负责信号放大并与单片机电路配合实现了增益控制;后级功率输出模块采用分立元器件构成,得到较高的输出电压范围;系统控制模块以ADUC812单片机为主,可完成增益设定、电压有效值计算和相关信息显示等功能。
系统采用电压反馈控制方式实现了自动增益控制,AGC范围较宽。设计与制作中利用数模隔离、电源隔离、滤波和去耦等技术,以及PCB板合理布线、级间阻抗匹配和软件算法误差补偿等措施,有效减少了噪声和干扰的影响,同时提高了系统的稳定性。
设计方案论证充分,各级电路参数确定、阻抗匹配设计合理;系统完成的功能完备,增益、带宽等主要指标均达到题目的要求。
设计中还应进一步注意高频放大器增益与带宽之间的关系,从题目要求出发,二者兼顾,以获取更好的带宽性能。
点评专家 刘开华,天津大学电子信息工程学院教授,全国大学生电子设计竞赛专家组成员。
