逻辑电路和初中 高中学的完全不一样，理解逻辑电路得从逻辑代数说起：
最简单的说就是
;
与，或，非，是逻辑代数最基础的运算，高中数学里学过，在这个基础上建立的电络，逻辑电路属于数字电路的基础部分，
在数字电路里 电信号被分为高电平：1 和 低电平 0 所有信号都用二进制表示 这样 逻辑运算便成为可能〉！
如：
高电平：1和 低电平：0 “逻辑或运算”结果为：1 得到高电平：其他的和数学的逻辑运算一样。
你在网上可以搜到“或电路”“与电路”非电路“ 他们是构成逻辑电路的最基础部分！
我也是刚学数字电路！下面我把我们的作业题给你写下 希望帮你理解逻辑电路的应用！！
设计一个自动售饮料机的逻辑电路。它的投币口每次只能投入一枚五角或一元的硬币。投入一元五角后 机器自动给出一杯饮料。投入两元（两个一元）硬币后，在给出饮料的同时找回一枚五角的硬币。
下面我给出解题思路：
取投币信号为输入逻辑变量，投入一枚一元硬币时用A=1 表示，未投入时用A=0表示，投入一枚五角硬币用B=1表示，未投入时B=0，给出饮料和找钱时为两个变量，分别为Y,Z。给出饮料时 Y=1，不给时Y=0，找回一枚五角硬币时Z=1， 不找时 Z=0，。
如何区分组合逻辑电路与时序逻辑电路？
竞争冒险产生原因：由于延迟时间的存在，当一个输入信号经过多条路径传送后又重新会合到某个门上，由于不同路径上门的级数不同，或者门电路延迟时间的差异，导致到达会合点的时间有先有后，从而产生瞬间的错误输出。
1、竞争原因：
在组合逻辑电路中，某个输入变量通过两条或两条以上的途径传到输出端，由于每条途径延迟时间不同，到达输出门的时间就有先有后，这种现象称为竞争。把不会产生错误输出的竞争的现象称为非临界竞争。把产生暂时性的或永久性错误输出的竞争现象称为临界竞争。
2、冒险原因：
信号在器件内部通过连线和逻辑单元时，都有一定的延时。延时的大小与连线的长短和逻辑单元的数目有关，同时还受器件的制造工艺、工作电压、温度等条件的影响。信号的高低电平转换也需要一定的过渡时间。
由于存在这两方面因素，多路信号的电平值发生变化时，在信号变化的瞬间，组合逻辑的输出有先后顺序，并不是同时变化，往往会出现一些不正确的尖峰信号，这些尖峰信号称为"毛刺"。如果一个组合逻辑电路中有"毛刺"出现，就说明该电路存在冒险。
扩展资料
判断组合逻辑电路竞争与冒险的方法是：
1、代数法：逻辑函数表达式中，若某个变量同时以原变量和反变量两种形式出现，就具备了竞争条件。去掉其它变量，留下有竞争能力的变量，如果表达式为：F=A+A’，就会产生“0”冒险；F=AA‘，就会产生“1”冒险。
2、卡诺图法: 只要在卡诺图中存在两个相切但不相交的圈（静态-1型冒险是1构成的圈，静态-0型冒险是0构成的圈），就会产生冒险。
-竞争冒险
简述组合逻辑电路与时序电路的区别于联系
组合逻辑电路与时序逻辑电路的区别体现在输入输出关系、有无存储（记忆）单元、结构特点上。
1、输入输出关系
组合逻辑电路是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。时序逻辑电路是不仅仅取决于当前的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。
2、有无存储（记忆）单元
组合逻辑电路没有存储记忆，时序逻辑电路却包含了存储记忆。
3、结构特点
组合逻辑电路只是包含了电路，但是时序逻辑电路包含了组合逻辑电路+存储电路，输出状态必须反馈到组合电路的输入端，与输入信号共同决定组合逻辑的输出。
扩展资料：
常用组合逻辑电路——算术运算电路
1、半加器
两个数A、B相加，只求本位之和，暂不管低位送来的进位数，称之为“半加”。
完成半加功能的逻辑电路叫半加器。实际作二进制加法时，两个加数一般都不会是一位，因而不考虑低位进位的半加器是不能解决问题的。
2、全加器
两数相加，不仅考虑本位之和，而且也考虑低位来的进位数，称为“全加”。实现这一功能的逻辑电路叫全加器。
3、四位串行加法器
如T692。优点：电路简单、连接方便。缺点：运算速度不高。最高位的计算，必须等到所有低位依此运算结束，送来进位信号之后才能进行。为了提高运算速度，可以采用超前进位方式。
4、超前进位加法器
所谓超前进位，就是在作加法运算时，各位数的进位信号由输入的二进制数直接产生。
时序逻辑电路与组合逻辑电路的主要区别是什么
组合逻辑电路的输出状态仅与当前的输入信号有关，与电路的过去状态无关。
时序逻辑电路的输出状态不仅与当前的输入信号有关、还与电路过去的状态有关。
组合逻辑电路的结构中没有反馈通路，时序逻辑电路结构中含有反馈通路；
组合逻辑电路没有记忆功能，时序逻辑电路具有记忆功能！！
数字逻辑中 逻辑电路图 与 接线图 有什么不同
时序逻辑电路
包含记忆单元，输出不仅与输入有关，而且与之前的状态有关，
组合逻辑电路
不包含记忆单元，输出与输入有关，与之前的状态无关。
组合逻辑电路的输出只取决于当前的输入值。
而时序逻辑电路的输出，不仅取决于当前的输入值，还与当前电路所处的状态有关。也就是说时序逻辑电路一定有记忆功能的元件，如各种触发器，寄存器等。
如何进行组合逻辑电路设计与分析？
逻辑图表达的是系统的逻辑功能，包括各个单元的逻辑结构，输入、输出信号的名称（逻辑含义），各个部件之间的逻辑关系。读懂一个数字系统的逻辑图，系统的原理就明白了。而要做出实际电路，可选择的芯片很多。所以逻辑图可以不包含芯片型号，也就没有端子号（管脚）。
接线图是标明各个单元、芯片的接线端子（管脚），元器件的名称、型号（或者代号），以及其他一些必须注明的事项，装配工看接线图就可以焊接、组装设备，不需要掌握电路原理。
不是很复杂的电路，可以合二为一，装配工组装、工程师调试、用户维修都可以看懂。
一、组合逻辑电路的分析流程
与逻辑表示只有在决定事物结果的全部条件具备时，结果才发生。输出变量为1的某个组合的所有因子的与表示输出变量为1的这个组合出现、所有输出变量为0的组合均不出现，因而可以表示输出变量为1的这个组合。 组合逻辑电路的分析分以下几个步骤：
（1）有给定的逻辑电路图，写出输出端的逻辑表达式；
（2）列出真值表；
（3）通过真值表概括出逻辑功能，看原电路是不是最理想，若不是，则对其进行改进。
二、组合逻辑电路的设计步骤
(1) 由实际逻辑问题列出真值表;
(2) 由真值表写出逻辑表达式;
(3) 化简、变换输出逻辑表达式；
(4) 画出逻辑图。
扩展资料
常见的算术运算电路有：
1、半加器与全加器
①半加器
两个数A、B相加，只求本位之和，暂不管低位送来的进位数，称之为“半加”。
完成半加功能的逻辑电路叫半加器。实际作二进制加法时，两个加数一般都不会是一位，因而不考虑低位进位的半加器是不能解决问题的 。
②全加器
两数相加，不仅考虑本位之和，而且也考虑低位来的进位数，称为“全加”。实现这一功能的逻辑电路叫全加器。
2、加法器
实现多位二进制数相加的电路称为加法器。根据进位方式不同，有串行进位加法器和超前进位加法器两种 。
①四位串行加法器：如T692。优点：电路简单、连接方便。缺点：运算速度不高。最高位的计算，必须等到所有低位依此运算结束，送来进位信号之后才能进行。为了提高运算速度，可以采用超前进位方式 。
②超前进位加法器：所谓超前进位，就是在作加法运算时，各位数的进位信号由输入的二进制数直接产生。
-组合逻辑电路
