D C B A
0 0 1 1 3
0 1 1 0 6
1 0 0 1 9
那么，Z = AB + BC + DA；
就用3个二输入与门，一个3输入或门构成逻辑电路就是了；
设计同步时序逻辑电路的一般步骤有哪些
D触发器的驱动方程是 ：Qn+1 = D ，从状态转换图做出真值表时，就不必要写 Qn+1 的项目：
Q2 Q1 Q0 Y D2 D1 D0
0 0 0 0 0 0 1
0 0 1 0 0 1 1
0 1 1 0 1 1 1
1 1 1 0 1 1 0
1 1 0 0 1 0 0
1 0 0 1 0 0 0
从真值表做出逻辑表达式：
Y = Q2Q1'Q0'
D2 = Q2'Q1Q0 + Q2Q1Q0 + Q2Q1Q0'
= (Q2' + Q2)Q1Q0 + Q2Q1Q0
= (1 + Q2) Q1Q0
= Q1Q0
D1 = Q2'Q1'Q0 + Q2'Q1Q0 + Q2Q1Q0
= Q2'Q1'Q0 + (Q2' + Q2)Q1Q0
= Q2'Q1'Q0 + Q1Q0
= (Q2'Q1'+ Q1) Q0
= (Q2' + Q1) Q0
D0 = Q2'Q1'Q0' + Q2'Q1'Q0 + Q2'Q1Q0
= Q2'Q1'(Q0' + Q0) + Q2'Q1Q0
= (Q1' + Q1'Q0) Q2'
= (Q1' + Q0) Q2'
Y = Q2Q1'Q0'
扩展资料：
时序逻辑电路较常采用±5V、±15V、±12V电源。当电源对地短路或电源稳定性差都可能导致系统故障，表现为系统无反应、系统程序紊乱等。一般来说，电源对地短路是因为电容（去耦电容）短路产生的，找到故障电容最好的办法是采用电流跟踪仪跟踪短路电流，没有电流跟踪仪的就只好将电路分单元查找替换。
一般来说,计数器主要由触发器组成,用以统计输入计数脉冲CP的个数。计数器的输出通常为现态的函数。计数器累计输入脉冲的最大数目称为计数器的“模”,用M表示。如M=6计数器,又称六进制计数器。所以,计数器的“模”实际上为电路的有效状态数。
-时序逻辑电路
设计一组合逻辑电路，其输入端为A，B，C，输出端为D，要求其功能：A=1时D=B；A=0时D=C。要求：
同步计数器设计的一般步骤为：
1、分析设计要求，确定触发器数目和类型；
2、选择状态编码；
3、求状态方程，驱动方程；
4、根据驱动方程画逻辑图；
5、检查能否自启动。
扩展资料
1、一个触发器有两个稳定状态：
“0”状态：Q＝0，＝1；
“1”状态：Q＝1，＝0。
2、触发器（FF）应具有以下功能：
在新数据输入之前（无触发信号）时，触发器一直保持原来的状态（原数据）不变。
输入信号触发下，它能从一种状态转换为另一种状态。即：FF能够“接收”“保持”并“输出”数字信息。
（1）
A B C Y
0 0 0 0
0 0 1 1
0 1 0 0
0 1 1 1
1 0 0 0
1 0 1 0
1 1 0 1
1 1 1 1
（2）Y=ABC+ABC'+A'BC+A'B'C=AB+A'C。
（3）Y=((AB)'(A'C)')' 用四个与非门即可。
继电器逻辑：
A就是继电器线圈，Y是动点，B是动合接点，C是静合接点。
A=1就是线圈加电，Y接B
A=0就是线圈断电，Y接C。
扩展资料：
逻辑电路是执行基本逻辑操作的电路，它们在电子数字计算机中被大量运用。这些基本的逻辑操作是“与”、“或”、“非”以及由它们组成的复合动作。逻辑电路按其工作性质可分为组合电路和时序电路两大类。
任何时刻输出信号的逻辑状态仅取决于该时刻输入信号的逻辑状态，而与输入信号和输出信号过去状态无关的逻辑电路。由于组合逻辑电路的输出逻辑状态与电路的历史情况无关，所以它的电路中不包含记忆性电路或器件。门电路是组合逻辑电路的基本单元。当前组合逻辑电路都已制成标准化、系列化的中、大规模集成电路可供选用。
-逻辑电路
