简单的来说，阈值电压的意义是给栅极加电压后，使沟道感应出足够浓度的电子所需的电压（以N沟道增强型MOS为例）。
这部分电压主要降在如下两个地方：1、绝缘介质两端，2、半导体的耗尽区
沟道掺杂浓度会影响半导体内费米能级的位置，这里如果P型掺杂越重，则费米能级越靠近价带，离本征费米能级越远，表面发生反型就越困难，则半导体表面耗尽区就需要更高的压降以达到反型，所以增加沟道的掺杂会导致阈值电压的升高。
界面陷阱对阈值电压的影响主要体现在其俘获电子或者空穴后，会变成固定电荷，从而导致阈值电压的变化。所以其作用和界面电荷的作用一致，只是受主陷阱电离后是负电荷，施主陷阱电离后留下的是正电荷，对阈值电压的影响正好相反。正电荷的影响参见非理情况下MOSFET的阈值电压表达式，此处不再赘述。
栅长和沟道长度对阈值电压无直接影响。但是在集成电路设计过程中，沟道长度和栅长往往可调，且受限于工艺加工的特征尺寸。对于小尺寸元件，阈值电压会受到栅长和沟道长度的影响，一般来说，对于短沟道器件，沟道尺寸越短，器件关断能力越差，则阈值电压越低。
VDMOS的阈值电压受什么因素影响？
MOS管，当器件由耗尽向反型转变时，要经历一个 Si 表面电子浓度等于空穴浓度的状态。此时器 件处于临界导通状态，器件的栅电压定义为阈值电压，它是MOSFET的重要参数之一。MOS管的阈值电压等于backgate和source接在一起时形成channel需要的gate对source偏置电压。如果gate对source偏置电压小于阈值电压，就没有channel。一个特定的晶体管的阈值电压和很多因素有关，包括backgate的掺杂，电介质的厚度，gate材质和电介质中的过剩电荷。每个因素都会被简单的介绍下。Bakegate的掺杂是决定阈值电压的主要因素。如果backgate越重掺杂，它就越难反转。要反转就要更强的电场，阈值电压就上升了。MOS管的backgate掺杂能通过在gate dielectric表面下的稍微的implant来调整。这种implant被叫做阈值调整implant（或Vt调整implant）。考虑一下Vt调整implant对NMOS管的影响。如果implant是由acceptors组成的，那么硅表面就更难反转，阈值电压也升高了。如果implant是由donors组成的，那么硅表面更容易反转，阈值电压下降。如果注入的donors够多，硅表面实际上就反向掺杂了。这样，在零偏置下就有了一薄层N型硅来形成永久的channel。随着GATE偏置电压的上升，channel变得越来越强的反转。随着GATE偏置电压的下降，channel变的越来越弱，最后消失了。这种NMOS管的阈值电压实际上是负的。这样的晶体管称为耗尽模式NMOS，或简单的叫做耗尽型NMOS。相反，一个有正阈值电压的的NMOS叫做增强模式NMOS，或增强型NMOS。绝大多数商业化生产的MOS管是增强型器件，但也有一些应用场合需要耗尽型器件。耗尽型PMOS也能被生产出来。这样的器件的阈值电压是正的。耗尽型的器件应该尽量的被明确的标识出来。不能靠阈值电压的正负符号来判断，因为通常许多工程师忽略阈值电压的极性。因此，应该说“阈值电压为07V的耗尽型PMOS”而不是阈值电压为07V的PMOS。很多工程师会把后者解释为阈值电压为-07V的增强型PMOS而不是阈值电压为+07V的耗尽型PMOS。明白无误的指出是耗尽型器件可以省掉很多误会的可能性。
原则上与一般MOSFET的阈值电压一样，主要是受到氧化层厚度、衬底掺杂浓度和氧化层中以及界面上电荷的影响；不过，VDMOSFET的衬底掺杂浓度基本上就是扩散的表面浓度，因此需要注意控制好。
参见“http://blog163com/xmx028@126/”中的有关说明。
