线路板 制作方法
原料板——按照预定尺寸切割电路板——按照准备好的电路图用自动钻孔机钻孔——用抛光机抛光——预浸（3分钟）——水洗—用使油墨固化机75℃烘干——活化（5分钟）——通孔（通孔后的检查通孔效果）——固化机120℃烘干——用抛光机抛光——微蚀——水洗——加速水洗——用镀铜机镀铜25～30分钟（有效镀铜面积下镀铜电流：3A/001㎡）——抛光机抛光——75℃烘干——线路油墨丝印（使用90T丝网丝印）——75℃烘干——用曝光机曝光9秒（抽气，开灯，曝光）——显影机显影（在46℃下显影10秒左右）——水洗——烘干——微蚀——水洗——烘干——用镀锡机镀锡25～30分钟（有效镀锡面积下镀锡电流：15A/001㎡）——油墨脱膜（3～4分钟）——水洗——75℃烘干——用腐蚀机腐蚀（在56℃左右下腐蚀45秒左右）——水洗——抛光——烘干——刷阻焊油墨（1：3调配油墨，使用100T丝网印刷）——75℃烘干——曝光90秒——显影（10秒左右）——水洗——75℃烘干——刷字符油墨（1：3调配油墨，使用120T丝网印刷）——75℃烘干——曝光120秒——显影（10秒左右）——水洗——150℃固化烘干(10～15分钟)
总的来说你只要做好电路就可以了其他的都是代工厂家做的事情
集成电路其实一句话说到底就是在多晶硅材料商 硅是半导体添加五价或者三价元素形成PN结
在硅片上形成无数个PN结就可以了 详细看电子技术基础
电子元器件的制作其实要看哪种了，比如三极管或者二极管再者可控硅等其实还是利用了PN结
电阻有很多种，有的是金属膜电阻有的是线绕电阻每个的工艺都不一样
电容也分很多种的，常见的有电解电容和涤纶电容和纸介电容等
集成电路制造工艺中缺陷在线检测难题有什么办法解决呢？
中央处理器（CPU，central processing unit）作为计算机系统的运算和控制核心，是信息处理、程序运行的最终执行单元，是运算和处理数据的核心，又称为“微处理器”。现如今，对于 PC ，甚至手机而言，CPU的规格与频率甚至直接被用来衡量电脑及手机性能强弱重要指标。
CPU里面最重要的东西就是晶体管了，提高CPU的速度，最重要的就是提高单位面积里晶体管的数量，由于CPU实在太精密，里面组成了数目相当多的晶体管，早在多年前就只能通过光刻工艺来进行加工了。
晶体管可以在逻辑上直接理解为一个开关：如果您回忆起基本计算的时代，那就是一台计算机需要进行工作的全部。两种选择，开和关，对于机器来说即0和1，而这些开关能构建门电路，进而组合成复杂的大规模运算器，就成了CPU。
制造CPU的基本原料
沙子：硅是地壳内第二丰富的元素，而脱氧后的沙子(尤其是石英)最多包含25％的硅元素，以二氧化硅(SiO2)的形式存在，这也是半导体制造产业的基础。
硅熔炼：12英寸/300毫米晶圆级，下同。通过多步净化得到可用于半导体制造质量的硅，学名电子级硅(EGS)，平均每一百万个硅原子中最多只有一个杂质原子。此图展示了是如何通过硅净化熔炼得到大晶体的，最后得到的就是硅锭(Ingot)。
制备单晶硅锭
单晶的意思是指原子在三维空间中呈现规则有序的排列结构，而单晶硅拥有“金刚石结构”，每个晶胞含有8个原子，其晶体结构十分稳定。
单晶硅的“金刚石”结构
通常单晶硅锭都是采用直拉法制备，在仍是液体状态的硅中加入一个籽晶，提供晶体生长的中心，通过适当的温度控制，就开始慢慢将晶体向上提升并且逐渐增大拉速，上升同时以一定速度绕提升轴旋转，以便将硅锭控制在所需直径内。这一步是通过熔化硅原料，然后将液态硅注入大型高温石英容器而完成的。结束时，只要提升单晶硅炉温度，硅锭就会自动形成一个锥形尾部，制备就完成了，一次性产出的IC芯片更多。
制备好的单晶硅锭直径约在300mm左右，重约100kg。而目前全球范围内都在生产直径12寸的硅圆片，硅圆片尺寸越大，效益越高。
将制备好的单晶硅锭一头一尾切削掉，并且对其直径修整至目标直径，同时使用金刚石锯把硅锭切割成一片片厚薄均匀的晶圆（1mm）。有时候为了定出硅圆片的晶体学取向，并适应IC制作过程中的装卸需要，会在硅锭边缘切割出“取向平面”或“缺口”标记。
研磨硅圆片
切割后的晶圆其表面依然是不光滑的，需要经过仔细的研磨，减少切割时造成的表面凹凸不平，期间会用到特殊的化学液体清洗晶圆表面，最后进行抛光研磨处理，还可以在进行热处理，在硅圆片表面成为“无缺陷层”。一块块亮晶晶的硅圆片就这样被制作出来，装入特制固定盒中密封包装
在掺入化学物质的工作完成之后，标准的切片就完成了。然后将每一个切片放入高温炉中加热，通过控制加温时间而使得切片表面生成一层二氧化硅膜。通过密切监测温度，空气成分和加温时间，该二氧化硅层的厚度是可以控制的。在intel的90纳米制造工艺中，门氧化物的宽度小到了惊人的5个原子厚度。这一层门电路也是晶体管门电路的一部分，晶体管门电路的作用是控制其间电子的流动，通过对门电压的控制，电子的流动被严格控制，而不论输入输出端口电压的大小。
准备工作的最后一道工序是在二氧化硅层上覆盖一个感光层。这一层物质用于同一层中的其它控制应用。这层物质在干燥时具有很好的感光效果，而且在光刻蚀过程结束之后，能够通过化学方法将其溶解并除去。
前工程——制作带有电路的芯片
涂抹光刻胶
买回来的硅圆片经过检查无破损后即可投入生产线上，前期可能还有各种成膜工艺，然后就进入到涂抹光刻胶环节。微影光刻工艺是一种图形影印技术，也是集成电路制造工艺中一项关键工艺。首先将光刻胶（感光性树脂）滴在硅晶圆片上，通过高速旋转均匀涂抹成光刻胶薄膜，并施加以适当的温度固化光刻胶薄膜。
光刻胶是一种对光线、温度、湿度十分敏感的材料，可以在光照后发生化学性质的改变，这是整个工艺的基础。
光刻蚀
这是目前的CPU制造过程当中工艺非常复杂的一个步骤，光刻蚀过程是使用一定波长的光在感光层中刻出相应的刻痕， 由此改变该处材料的化学特性。这项技术对于所用光的波长要求极为严格，需要使用短波长的紫外线和大曲率的透镜。刻蚀过程还会受到晶圆上的污点的影响。每一步刻蚀都是一个复杂而精细的过程。
当这些刻蚀工作全部完成之后，晶圆被翻转过来。短波长光线透过石英模板上镂空的刻痕照射到晶圆的感光层上，然后撤掉光线和模板。通过化学方法除去暴露在外边的感光层物质，而二氧化硅马上在陋空位置的下方生成。
光刻胶(Photo Resist)：图中蓝色部分就是在晶圆旋转过程中浇上去的光刻胶液体，类似制作传统胶片的那种。晶圆旋转可以让光刻胶铺的非常薄、非常平。
就单项技术工艺来说，光刻工艺环节是最为复杂的，成本最为高昂的。因为光刻模板、透镜、光源共同决定了“印”在光刻胶上晶体管的尺寸大小。
将涂好光刻胶的晶圆放入步进重复曝光机的曝光装置中进行掩模图形的“复制”。掩模中有预先设计好的电路图案，紫外线透过掩模经过特制透镜折射后，在光刻胶层上形成掩模中的电路图案。一般来说在晶圆上得到的电路图案是掩模上的图案1/10、1/5、1/4，因此步进重复曝光机也称为“缩小投影曝光装置”。
一般来说，决定步进重复曝光机性能有两大要素：一个是光的波长，另一个是透镜的数值孔径。如果想要缩小晶圆上的晶体管尺寸，就需要寻找能合理使用的波长更短的光（EUV，极紫外线）和数值孔径更大的透镜(受透镜材质影响，有极限值）。
由此进入50-200纳米尺寸的晶体管级别。一块晶圆上可以切割出数百个处理器，不过从这里开始把视野缩小到其中一个上，展示如何制作晶体管等部 件。晶体管相当于开关，控制着电流的方向。现在的晶体管已经如此之小，一个针头上就能放下大约3000万个。
溶解光刻胶
对曝光后的晶圆进行显影处理。以正光刻胶为例，喷射强碱性显影液后，经紫外光照射的光刻胶会发生化学反应，在碱溶液作用下发生化学反应，溶解于显影液中，而未被照射到的光刻胶图形则会完整保留。显影完毕后，要对晶圆表面的进行冲洗，送入烘箱进行热处理，蒸发水分以及固化光刻胶。
蚀刻
将晶圆浸入内含蚀刻药剂的特制刻蚀槽内，可以溶解掉暴露出来的晶圆部分，而剩下的光刻胶保护着不需要蚀刻的部分。期间施加超声振动，加速去除晶圆表面附着的杂质，防止刻蚀产物在晶圆表面停留造成刻蚀不均匀。
清除光刻胶
通过氧等离子体对光刻胶进行灰化处理，去除所有光刻胶。此时就可以完成第一层设计好的电路图案。
光刻胶
再次浇上光刻胶(蓝色部分)，然后光刻，并洗掉曝光的部分，剩下的光刻胶还是用来保护不会离子注入的那部分材料。由于现在的晶体管已经3D FinFET设计，不可能一次性就能制作出所需的图形，需要重复之前的步骤进行处理，中间还会有各种成膜工艺（绝缘膜、金属膜）参与到其中，以获得最终的3D晶体管。
离子注入(Ion Implantation)
在真空系统中，用经过加速的、要掺杂的原子的离子照射(注入)固体材料，从而在被注入的区域形成特殊的注入层，并改变这些区 域的硅的导电性。经过电场加速后，注入的离子流的速度可以超过30万千米每小时。
在特定的区域，有意识地导入特定杂质的过程称为“杂质扩散”。通过杂质扩散可以控制导电类型（P结、N结）之外，还可以用来控制杂质浓度以及分布。
现在一般采用离子注入法进行杂质扩散，在离子注入机中，将需要掺杂的导电性杂质导入电弧室，通过放电使其离子化，经过电场加速后，将数十到数千keV能量的离子束由晶圆表面注入。离子注入完毕后的晶圆还需要经过热处理，一方面利用热扩散原理进一步将杂质“压入”硅中，另一方面恢复晶格完整性，活化杂质电气特性。
离子注入法具有加工温度低，可均匀、大面积注入杂质，易于控制等优点，因此成为超大规模集成电路中不可缺少的工艺。
清除光刻胶
完成离子注入后，可以清除掉选择性掺杂残留下来的光刻胶掩模。此时，单晶硅内部一小部分硅原子已经被替换成“杂质”元素，从而产生可自由电子或空穴。
而注入区域(绿色部分)也已掺杂，注入了不同的原子。注意这时候的绿色和之前已经有所不同。
绝缘层处理
此时晶体管雏形已经基本完成，利用气相沉积法，在硅晶圆表面全面地沉积一层氧化硅膜，形成绝缘层。同样利用光刻掩模技术在层间绝缘膜上开孔，以便引出导体电极。
在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。
在绝缘材(品红色)上蚀刻出三个孔洞，并填充铜，以便和其它晶体管互连。
沉淀铜层
利用溅射沉积法，在晶圆整个表面上沉积布线用的铜层，继续使用光刻掩模技术对铜层进行雕刻，形成场效应管的源极、漏极、栅极。最后在整个晶圆表面沉积一层绝缘层以保护晶体管。
电镀：在晶圆上电镀一层硫酸铜，将铜离子沉淀到晶体管上。铜离子会从正极(阳极)走向负极(阴极)。
铜层：电镀完成后，铜离子沉积在晶圆表面，形成一个薄薄的铜层。
抛光
将多余的铜抛光掉，也就是磨光晶圆表面。
构建晶体管之间连接电路
经过漫长的工艺，数以十亿计的晶体管已经制作完成。剩下的就是如何将这些晶体管连接起来的问题了。同样是先形成一层铜层，然后光刻掩模、蚀刻开孔等精细操作，再沉积下一层铜层，这样的工序反复进行多次，这要视乎芯片的晶体管规模、复制程度而定。最终形成极其复杂的多层连接电路网络。
金属层：晶体管级别，六个晶体管的组合，大约500纳米。在不同晶体管之间形成复合互连金属层，具体布局取决于相应处理器所需要的不同功能性。芯片表面看 起来异常平滑，但事实上可能包含20多层复杂的电路，放大之后可以看到极其复杂的电路网络，形如未来派的多层高速公路系统。
后工程——从划片到成品销售
晶圆级测试
前工程与后工程之间，夹着一个Good-Chip/Wafer检测工程，简称G/W检测。目的在于检测每一块晶圆上制造的一个个芯片是否合格。通常会使用探针与IC的电极焊盘接触进行检测，传输预先编订的输入信号，检测IC输出端的信号是否正常，以此确认芯片是否合格。
由于目前IC制造广泛采用冗余度设计，即便是“不合格”芯片，也可以采用冗余单元置换成合格品，只需要使用激光切断预先设计好的熔断器即可。当然，芯片有着无法挽回的严重问题，将会被标记上丢弃标签。
内核级别，大约10毫米/05英寸。图中是晶圆的局部，正在接受第一次功能性测试，使用参考电路图案和每一块芯片进行对比。
晶圆切片(Slicing)
IC内核在晶圆上制作完成并通过检测后后，就进入了划片阶段。划片使用的划刀是粘附有金刚石颗粒的极薄的圆片刀，其厚度仅为人类头发的1/3。将晶圆上的每一个IC芯片切划下来，形成一个内核Die。
裂片完成后还会对芯片进行外观检查，一旦有破损和伤痕就会抛弃，前期G/W检查时发现的瑕疵品也将一并去除。
晶圆级别，300毫米/12英寸。将晶圆切割成块，每一块就是一个处理器的内核(Die)。
丢弃瑕疵内核：晶圆级别。测试过程中发现的有瑕疵的内核被抛弃，留下完好的准备进入下一步。
单个内核：内核级别。从晶圆上切割下来的单个内核，这里展示的是Core i7的核心。
封装：封装级别，20毫米/1英寸。衬底(基片)、内核、散热片堆叠在一起，就形成了我们看到的处理器的样子。衬底(绿色)相当于一个底座，并为处理器内核提供电气与机械界面，便于与PC系统的其它部分交互。散热片(银色)就是负责内核散热的了。
芯片进行检测完成后只能算是一个半成品，因为不能被消费者直接使用。还需要经过装片作业，将内核装配固定到基片电路上。装片作业全程由于计算机控制的自动固晶机进行精细化操作。
等级测试
CPU制造完成后，还会进行一次全面的测试。测试出每一颗芯片的稳定频率、功耗、发热，如果发现芯片内部有硬件性缺陷，将会做硬件屏蔽措施，因此划分出不同等级类型CPU，例如Core i7、i5、i3。这里说明一下，高中低档的cpu制作成本是一样的，只是最后测试时，性能高的就是高端，性能低的就是入门级。
装箱：根据等级测试结果将同样级别的处理器放在一起装运。
零售包装：制造、测试完毕的处理器要么批量交付给OEM厂商，要么放在包装盒里进入零售市场。
当CPU被放进包装盒之前，一般还要进行最后一次测试，以确保之前的工作准确无误。根据前面确定的最高运行频率不同，它们被放进不同的包装，销往世界各地。
求一份集成电路制造工艺的主要流程？
首先是突破下一代节点集成电路制造缺陷在线检测技术。不仅能打破以美国为首的技术封锁，解决“卡脖子”问题，还能提升我国制造业整体水平，在跨领域科技发展中具有重要影响和引领作用。同时带来巨大的经济效应和国际影响力，占据国际竞争的最高点。缺陷检测设备是我国半导体产业链中最薄弱的环节之一。研制集成电路高灵敏度缺陷在线检测技术和装备迫在眉睫。
其次是利用集成电路芯片对传统机床进行智能化改造，形成了数控机床的新兴产业。汽车电子化是提高汽车安全性、舒适性、经济性等性能的重要措施，引发了汽车工业的新革命。为传统产业定制的处理、控制、存储相关的集成电路，不仅将重构传统产业的发展生态，也将带动集成电路产业的发展。
再者对于短沟道器件，器件的阈值电压随着沟道长度的减小而降低，而饱和电流随着沟道长度的减小而增大。但在实际工艺中引入卤素离子注入后，器件的阈值电压并没有随着沟道长度的减小而降低，而是先升高后降低。业界称这种效应为逆效应。短通道效应。热载流子注入效应，载流子在沟道的强电场作用下加速形成热载流子，与晶格碰撞电离。
另外要知道全球7nm及以下节点的在线缺陷检测技术尚不成熟，设备差距依然巨大。谁先掌握了相应的关键技术，谁就掌握了未来的主导地位，这对我国来说既是机遇也是挑战。因此，突破下一代节点集成电路制造缺陷在线检测技术，不仅能打破以美国为首的技术封锁，解决“卡脖子”问题，还能提升我国制造业整体水平。，并对跨领域科技的发展产生重大影响。引领带动作用，同时带来巨大的经济效应和国际影响力，占据国际竞争的最高点。
双极集成电路与晶体管的工艺流程有哪些不同
Chapter 2
IC 生产流程与测试系统
1
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
2 IC 生产流程与测试系统
21 IC 生产流程简介
你想知道精密的IC 芯片是如何从粗糙的硅矿石中诞生的吗？本节将为您揭开IC 制造的神秘面纱。
你知道吗？制造一块IC 芯片通常需要400 到500 道工序。但是概括起来说，它一般分为两大部分：前道
工序（front-end production）和后道工序（back-end production）。
[1] 前道工序
该过程包括：
(1) 将粗糙的硅矿石转变成高纯度的单晶硅。
(2) 在wafer 上制造各种IC 元件。
(3) 测试wafer 上的IC 芯片
[2] 后道工序
该过程包括：
(1) 对wafer 划片（进行切割）
(2) 对IC 芯片进行封装和测试
在制造过程中有数道测试步骤。其中，在前道工序中对IC 进行的测试，我们把它叫做wafer 测试。在后
道工序过程中对封装后的IC 芯片进行的测试，我们称之为封装测试。在有些情况下，wafer 测试也被放
在后道工序中，但在本文里，我们把wafer 测试归为前道测试。
半导体基础知识
2
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
前道生产流程：
<1> 硅棒的拉伸
将多晶硅熔解在石英炉中，然后依靠
一根石英棒慢慢的拉出纯净的单晶硅棒。
晶种
单晶硅
加热器
石英炉
熔融的硅
金刚石刀
单晶硅
抛光剂
Wafer
气体
加热器
Wafer
石英炉
<2> 切割单晶硅棒
用金刚石刀把单晶硅棒切成一定的厚度
形成WAFER。
<3> 抛光WAFER
WAFER 的表面被抛光成镜面。
<4> 氧化WAFER 表面
WAFER 放在900 度——1100 度的氧化
炉中，并通入纯净的氧气，在WAFER 表面
形成氧化硅。
Chapter 2
IC 生产流程与测试系统
3
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
滴上光刻胶
电极
电极
真空泵
反应气体
Wafer
Wafer
抛光板
研磨剂
光学掩模板
镜片
Wafer
移位
重复<5> 到<9>，在
WAFER 上形成所需的
各类器件
<5> 覆上光刻胶
通过旋转离心力，均匀地在WAFER
表面覆上一层光刻胶。
<6> 在WAFER 表面形成图案
通过光学掩模板和曝光技术在
WAFER 表面形成图案。
<7> 蚀刻
使用蚀刻来移除相应的氧化层。
<8> 氧化、扩散、CVD 和注入离子
对WAFER 注入离子（磷、硼），然
后进行高温扩散，形成各种集成器件。
<9> 磨平（CMP）
将WAFER 表面磨平。
半导体基础知识
4
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
正极
负极
Wafer
进气
出气
芯片
Wafer
探针卡
信号
使用ADVANTEST 的
T6573 测试系统
<10> 形成电极
把铝注入WAFER 表面的相应位置，
形成电极。
<11>WAFER 测试
对WAFER 进行测
试，把不合格的芯片
标记出来。
Chapter 2
IC 生产流程与测试系统
5
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
后道生产流程：（对WAFER 测试合格的芯片进行下面的处理）
Ε Ε ΕΕ Ε Ε
ΕΕΕΕΕ
Ε ΕΕΕ
Ε Ε
金刚石刀
Wafer
芯片
frame
芯片
连线
芯片frame
树脂
<12> 切割WAFER
把芯片从WAFER 上切割下来。
<13> 固定芯片
把芯片安置在特定的frame 上
切割机切割
Lead frame
<14> 连接管脚
用25 微米的纯金线将芯片和frame
上的引脚连接起来。
<15> 封装
用陶瓷或树脂对芯片进行封装。
半导体基础知识
6
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
22 前道工序中的测试及设备
在前道工序完成前要对wafer 进行前道测试，这样做可以避免对不合格的IC 芯片进行封装，从而减少不
必要的浪费，减少生产成本。
T665510
镜片
激光
芯片
测试socket
信号
Performance board
芯片
老化板
芯片
引脚
<16> 修正和定型（分离和铸型）
把芯片和frame 导线分离，使芯
片外部的导线形成一定的形状。
<17> 老化（温度电压）测试
在提高环境温度和芯片工作电压的情
况下模拟芯片的老化过程，以去除发
生早期故障的产品
老化机老化板
<18> 成品检测及可靠性测试
进行电气特性检测以去除不合格的芯片
成品检测：
电气特性检测及外观检查
可靠性检测：
实际工作环境中的测试、长期工作的寿
命测试
<19> 标记
在芯片上用激光打上产品名。
完整的封装
Chapter 2
IC 生产流程与测试系统
7
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
下面，将向大家介绍一下前道测试中需要使用的设备：
(1) 测试系统（test system）：测试系统生成测试IC 时所需的各种信号，并且检测IC 的输出信号。根
据检测的结果，测试系统判断所测的IC 是否合格，并将测试的结果传输给wafer prober。
(2) Wafer prober：wafer prober 将wafer 从工作台上移送到测试头下面，并将探针卡上的针脚压在IC
芯片上，形成良好的电气接触。Wafer prober 还要根据测试系统的测试结果，给不合格的IC 打上墨
印。
(3) 探针卡（probe card）：探针卡负责测试系统与IC 芯片之间的电气连接。在探针卡上有很多的探针
（needle）。测试时，这些探针被压到IC 芯片的电极板上，从而完成与IC 芯片的电气连接。
早期的探针是几厘米长的钨质探针。但是这种钨质探针因为自身的电气特性，无法应用在信号频率
高于60MHz 的场合，也无法应付narrow pitched pad。
之后推出的新型探针卡上的探针已经解决了上述的限制，完全可以满足当今设备的测试需求。
再接下来，将向大家介绍一下memory 器件在wafer 测试中的修复：
在高密度内存单元的制造过程中，通常会额外地再造一些备用的内存单元。这样，在测试中如果发现某
些内存单元不合格，就可以用备用的内存单元进行替换，从而提高良品率。
在wafer 测试中，需要对不合格的IC 芯片进行分析，以判别如何使用备用的内存单元来修复这些芯片。
这种分析称为修复分析，分析的算法称为修复算法。
经过修复算法分析后，如果IC 芯片不能修复，就归为废品，如果可以修复，就使用激光修复器对电路重
新连接，用备用内存单元条替换已损坏的内存单元。修复后的IC 芯片需要重新进行测试。只有通过测试
后，wafer 测试才算结束。
最后，让我们再看一下wafer 测试分析：
将wafer 测试的结果根据芯片的位置坐标显示出来，就可以形成一张wafer 的映射图。通过该图，可以
看到次品芯片的分布趋势。良品/ 次品的分类也可以依靠映射图中的数据进行，而无须使用墨印器。对
于内存设备来说，还能够显示每一个不合格的比特的空间分布。次品的错误模式以及其他的分析数据对
于减少次品率大有益处。
剔除废品IC 的方法：
1 ．使用墨印器（Inker）给不合格的IC 芯片上打上墨印。在后道工序中，
在划片的时候丢弃被打上墨印的IC
2 ．也可以不用墨印器，而直接记录下出问题的IC 芯片在wafer 上的坐
标。在后道工序中（切割wafer 时）根据该坐标丢弃IC。
小知识
内存单元：
内存单元是用来保存数据（0 或1）的电路单元。
一个最简单的内存单元是由一对晶体管和一个电容组成的。例如，拥有
64Mbit 容量的内存设备中有64,000,000 个内存单元。
MRA：
在ADVANTEST，我们使用MRA （memory repair analyzer，即内存修复分析
器）来进行高速的分析并获得修复方案。即，如何用备用单元条来替换有问
题的单元。
小知识
半导体基础知识
8
• • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • • •
♦ADVANTEST
Fig2-1 由WFBMAP3 显示的wafer fail bit map
23 封装测试/ 最终测试
在完成封装测试的过程中，我们要用到的测试系统和HANDLER。
刚刚我们提到了存放IC 芯片的托盘，下面我们来介绍一下。
WFBMAP3
WFBMAP3 （wafer fail bit map）是一个ADVANTEST 为内存测试提供的软
件。Wafer map 与wafer fail bit map 这两个软件都能显示wafer 上芯片
的测试结果，但是只有wafer fail bit map 能够显示内存芯片中每一个内
存单元的测试结果。
小知识
测试系统到底做些什么？
答：测试系统会向所测试的IC 加上信号，然后从IC 的输出端接受IC 的输
出信号，以判断该IC 芯片是否合格。
HANDLER 到底是什么？
答：HANDLER 即是机械手，它把所要测试的IC 芯片从托盘里移至测试平台
上。在测试结束后，它通过接受信号，把合格与不合格的IC 芯片移至相应
的平台 。HANDLER 还能根据测试要求对IC 芯片进行加热和冷却。
小知识
TRAY （托盘）是什么？
答：通常在使用HANDLER 把芯片放在一个TRAY 中，对于各种不同形状的
IC，我们相对有不同的TRAY。在测试台，HANGLER 根据P/F 把IC 放在两个
不同的TRAY 中。
小知识
集成电路工艺主要分为哪几类每一类中包括哪些主要工艺并简述工艺的主要作用
基底材料等。
1、基底材料：双极集成电路通常使用n型或p型硅基底，而晶体管则使用单一的n型或p型硅基底。
2、掩模制作：双极集成电路采用光刻掩膜制作技术，而晶体管则采用电子束刻蚀技术，是由于双极集成电路所需的掩模层数相对较少，因此光刻的速度更快，而晶体管所需要的更高精度、更复杂的掩模则需要更高级别的电子束刻蚀技术。
3、制造工艺：双极集成电路的制造过程相对简单，只需进行扩散和沉积等基本工艺即可实现，而晶体管则需要更多的细致和复杂的制造工艺，如光刻、湿法腐蚀、离子注入、化学气相沉积等步骤。
4、整合度：双极集成电路相对于晶体管而言，其整合度相对较低。
集成电路工艺的薄膜工艺
工艺是指衬底制备，离子注入，扩散，外延，氧化，抛光，光刻这些步骤吧。
其实步骤蛮多的，我说我上课学到的部分，衬底制备就是对硅衬底进行一些改进，消除一些表面态，内部晶格的损伤什么的；
离子注入和扩散就是在硅上面进行参杂，以提高导电率或者是让他反型；
外延就是在表面上再生长一层东西，可以是其他半导体材料，金属等各种东西为的是形成；氧化就是形成二氧化硅隔离层，或者是场氧化层；
抛光就是你在硅上面生长了东西或者是利用大马士革工艺形成了各种沟道啊，导线啊什么的，你要把突出来的地方利用物理或者化学的方法去掉，是表面平滑，一边进行下一步；
光刻是最重要的一步，没走一层就要用光刻来完成，光刻主要是完成离子注入，扩散等上面这些东西的。只有利用光刻才能把你想走的线路或者想要参杂的地方在硅表面呈现出来。。
最后给个链接吧http://wenkubaiducom/view/46680ebff121dd36a32d8248html这里面更详细。。
学集成电路大学选什么专业？学设计集成电路和制造工艺分别是什么专业？
薄膜集成电路工艺
整个电路的晶体管、二极管、电阻、电容和电感等元件及其间的互连线,全部用厚度在1微米以下的金属、半导体、金属氧化物、多种金属混合相、合金或绝缘介质薄膜，并通过真空蒸发工艺、溅射工艺和电镀等工艺重叠构成。用这种工艺制成的集成电路称薄膜集成电路。
薄膜集成电路中的晶体管采用薄膜工艺制作, 它的材料结构有两种形式：①薄膜场效应硫化镉和硒化镉晶体管，还可采用碲、铟、砷、氧化镍等材料制作晶体管；②薄膜热电子放大器。薄膜晶体管的可靠性差，无法与硅平面工艺制作的晶体管相比，因而完全由薄膜构成的电路尚无普遍的实用价值。
实际应用的薄膜集成电路均采用混合工艺，也就是用薄膜技术在玻璃、微晶玻璃、镀釉或抛光氧化铝陶瓷基片上制备无源元件和电路元件间的互连线，再将集成电路、晶体管、二极管等有源器件的芯片和不便用薄膜工艺制作的功率电阻、大电容值的电容器、电感等元件用热压焊接、超声焊接、梁式引线或凸点倒装焊接等方式组装成一块完整电路。
学习集成电路，如果只是对电路感兴趣，最好选择集成电路设计专业。而微电子专业相对会更宽泛一点，更适合于制造方向，但仅仅是相对设计专业来讲。集成电路设计和集成电路制造完全是两个不同的类别，两者共同之处在于都使用半导体物理知识。设计工作需要了解的是电路本身，使用软件EDA工具，在计算机前完成工作。制造方向只要是在代工厂等，需要的人员复杂，类别繁多，从机械到材料，从电子到微电子，从化学到物理，全部学科的人都能够在集成电路代工厂里找到一席之地。专门学习集成电路制造就业面就比较窄了，大致上面向于代工厂里的制程工程师或者制程整合工程师，致力于工艺上的提升，其实这个反而是半导体微电子行业内最前沿的地方了，只不过国内是不可能接触到任何前沿的东西。
