LM393是比较器，用模拟器件实现减法器采用运算放大器更好些。下图就是用运算放大器组成的减法器，根据你的要求放大电路的增益设置为1：1，即比例电阻R1和R2的阻值完全相等（取10kΩ比较适宜），被减数（5V电压）通过R1+接到运算放大器的同相输入端，减数（电压Vi1）通过R1-接到运算放大器的反相输入端，也可以有多个减数，即5V-Vi1-Vi2-……，只要多接几路R1-即可）。如果对精度要求不是极其高，用通用运算放大器LM358就行，它的电源电压范围3~32V，或±15V~±16V，失调电压≤5mV，对于你的要求来说，如果用高精度电阻，可以达到01%左右的精度，如果要再高的精度，还可以用OP07，失调电压≤015mV，精度比LM358还要高出30倍。
建议电源电压尽可能宽一些并且有正负电源，这样不容易溢出（即因为计算结果超出电源电压范围而使运算放大器进入开环状态）。
差动放大器减法电路的电压关系
以上两位都是灌水的。
模拟电路中的电压很多时候并不符合我们的需要，需要对电压进行调理。
比如现有的电压是-2V 到 0V之间变化，而后面我们需要让它进入ADC进行采样，采样的时候肯定是要正电压才行（ADC的要求），而且范围要在0-25V之间（也是ADC的要求）。
为了把它电压太高，就必须用加法器，用它跟2V电压相加，这样就可以使信号的电压在0-2V之间变化。
减法器用得更少一点，当电压过高的时候，比如还是前面的电压范围要求，而现在的电压是在1-3V之间变化，这时就可以用减法电路，与05V电压相减，把电压范围调整到05-25V之间，就可以用于ADC了。
什么是全加器，全减器，半加器，半减器
两个输入电压之差。减法运算电路的输出电压等于两个输入电压之差，这样就实现了两个输入信号的减法运算，差动放大器（differential amplifier) 将两个对称放大器件接在一起，理想情况下，输出信号u0只与一对输入信号uI1、uI2的差值有关的放大单元，又称差动放大器。
数字逻辑电路，求电路图！！用74LS192设计6进制减法计数器，外部反馈置数法
1、全加器英语名称为full-adder，是用门电路实现两个二进制数相加并求出和的组合线路，称为一位全加器。一位全加器可以处理低位进位，并输出本位加法进位。多个一位全加器进行级联可以得到多位全加器。常用二进制四位全加器74LS283。
2、全减器是两个二进制的数进行减法运算时使用的一种运算单元，最简单的全减器是采用本位结果和借位来显示，二进制中是借一当二，所以可以使用两个输出变量的高低电平变化来实现减法运算。同时，全减器可以采用74LS138三线—八线译码器实现。
3、半加器电路是指对两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。是实现两个一位二进制数的加法运算电路。
4、减法电路是基本集成运放电路的一种，减法电路可以由反相加法电路构成，也可以由差分电路构成。基本集成运放电路有加、减、积分和微分等四种运算。一般是由集成运放外加反馈网络所构成的运算电路来实现。
扩展资料：
半加器有两个输入和两个输出，输入可以标识为A、B，输出通常标识为求和（Sum）和进位（Carry）。输入经异或（XOR）运算后即为S，经和（AND）运算后即为C。
半加器有两个二进制的输入，其将输入的值相加，并输出结果到和（Sum）和进位（Carry）。半加器虽能产生进位值，但半加器本身并不能处理进位值。
-全加器
-全减器
-半加器
-半减法器
一、分析与方案选择
（一）首先要使用74LS192或40192设计一个4进制计数器和一个7进制计数器，然后通过数码管来显示状态。两种进制间的切换可以通过一个单刀双掷开关来实现。其重点和难点在于设计一个4进制计数器和一个7进制计数器。
（二）通过分析74LS192和40192的特点，发现可以使用清零法来设计一个4进制计数器，而7进制则不能直接通过置数或者清零获得。因此我选择采用置数法将74LS192或40192设计的从0到7的8进制计数器改装为从1到7的计数器，然后再通过一个减法器使从1到7的计数器变为从0到6的7进制计数器。而减法器可以使用集成加法器和四个异或门来实现。
二、主要元器件介绍 在本课程设计中，主要用到了74LS192计数器、7447译码器、74LS00与非门、7408与门、74LS136异或门、74283加法器、七段数码显示器和一个单刀双掷开关等元器件。
（一）十进制同步可逆计数器74LS192 功能如下：
1、 异步清零。74LS192的输入端异步清零信号CR，高电平有效。仅当CR=1时，计数器输出清零，与其他控制状态无关。
2、步置数控制。LD非为异步置数控制端，低电平有效。当CR=0,LD非=0时，D1D2D3D4被置数,不受CP控制。
3、 加法计数器，当CR和LD非均无有效输入时，即当CR=0、LD非=1,而减数计数器输入端CPd为高电平，计数脉冲从加法计数端CPu输入时，进行加法计数；当CPd和CPu条件互换时，则进行减法计数。
4、保持。当CR=0、LD非=1（无有效输入），且当CRd=CPu=1时，计数器处于保持状态。
5、进行加计数，并在Q3、Q0均为1、CPu=0时，即在计数状态为1001时，给出一进位信号。进行减计数，当Q3Q2Q1Q0=0000，且CPd=0时，BO非给出一错位信号。这就是十进制的技术规律。
在设计过程中，我主要利用74LS192的计数功能，通过置数法和清零法将其改造为一个4进制计数器和一个7进制计数器。
（二）显示译码器
七段数码显示器
1、七段式数码显示器是目前使用最广泛的一种数码显示器。这种数码显示器有分布在同一平面的七段可发光的线段组成，可用来显示数字、文字、符号。最常用的七段数码显示器有半导体数码管和液晶显示器两种。根据发光二极管的连接形式不同，分为共阴极显示器和共阳极显示器（如图）。
2、共阴极显示器将七个发光二极管的阴极连接在一起，作为公共端。在电路中，将公共端接于低电平，将某段二极管的阳极为高电平时，相应段发光。共阳极的显示方式和共阴极相反。
（三）7447显示译码器
1、七段显示器译码器把输入的BCD码，翻译成驱动七段LED数码管各对应段所需的电平。七段显示译码器7447是一种与共阴极数字显示器配合使用的集成译码器。它用于对十进制数的8421BCD码进行译码，以驱动七段显示器显示十进制数字。
2、其输入为8421BCD码，输出高电平有效，可直接驱动阴极显示器，其功能表和7448的功能表一样如图所示，表中10~15六个状态一般不用。除了译码输入、输出外，7447还有三个辅助控制端，以增强器件功能。
（四）74283加法器
每一位的进位信号送给高位作为输入信号，因此，任一位的加法运算必须在低一位的运算完成之后才能进行，这种进位方式成为串行进位，这种加法器的逻辑电路较为简单。
三、电路设计及计算
四、原理图、仿真图及结果分析、PCB版图
（一）原理图如下所示：
（二）仿真及结果分析：
（三）PCB板排布
1、PCB原理图如下:
2、PCB顶层
3、PCB底层
五、总结
1、在电路仿真时候，觉得原理图是正确的，但运行不出想要的结果，把74LS192换成了同样是计数器的74LS161,结果可以实现4、7进制的转换，知道是这个芯片本身特点，要根据它自身的性质来修改原理图；
2、还有，接地的标号中要把Net选项选为GND，不然在PCB制作中将没有接地这一个选项出现；
3、在PCB板制作时，要对元器件不断调整位置来使排版最佳。
