用74LS160并行置零法设计24进制计数器的电路图如图所示。此电路的工作原理：先假设两芯片的置零输入端为1，则个位芯片由于计数控制端ENP=ENT=1，故该芯片始终处于计数状态；而十位芯片的ENP、ENT连接的是个位芯片的进位控制端RCO，只有当个位芯片的计数状态Q3Q2Q1Q0为1001时，RCO才为1十位芯片才能计数。如果没有反馈置零（即MR端恒接高电平）则电路是一个100进制计数器。现在电路中加上了反馈，当计数状态（00100100）8421BCD码=（24）10时，与非门输出为零。由于74LS160属于异步置零，且复位控制端MR低电平有效，所以计数器立即置零。由于电路中的状态（24）10转瞬即逝，显示不出。故电路的有效状态从（00）10到（23）10共24个，故此电路为24进制计数器
LS160 是同步计数器，同步置数，异步（直接）清零。应该采用同步预置法的反馈模式，这是直接清零法，浪费优质资源。
计数到 101001B = 29D ，即计数到 29 被强制归零，计数范围是 0 ~ 28 ，模值是 29 ，产生溢出的数值就是模值。
同步预置法，反馈值是 28 ，反馈信号输入置数端，数据输入端接地。
