1 RESET 输入 ATT7022B 复位管脚低电平有效内部有 47K 上拉电阻2 SIG 输出 ATT7022B 上电复位或者异常原因重新启动时，SIG 将变为低电平。当外部 MCU 通过 SPI 写入较表数据后，SIG 将立即变为高电平
3,4 V1P/V1N 输入 A 相电流信道正，负模拟输入引脚。完全差动输入方式，正常工作最大输入 Vpp 为 ± 1.5V，两个引脚内部都有 ESD 保护电路,最大承受电压为± 6V
5 REFCAP 输出 基准 2.4V，可以外接；该引脚应使用 10uF 电容并联 0.1uF 电容进行去耦
6,7 V3P/V3N 输入 B 相电流信道正，负模拟输入引脚。完全差动输入方式，正常工作最大输入 Vpp 为 ± 1.5V，两个引脚内部都有 ESD 保护电路,最大承受电压为± 6V
8 AGND 电源 模拟电路(即ADC 和基准源)的接地参考点
9,10 V5P/V5N 输入 C 相电流信道正，负模拟输入引脚。完全差动输入方式，正常工作最大输入Vpp为± 1.5V， 两个引脚内部都有ESD保护电路,最大承受电压为± 6V
11 REFOUT 输出 基准电压输出，用作外部信号的直流偏置
12 AVCC 电源 该引脚提供 ATT7022B 模拟电路的电源，正常工作电源电压应
保持在 5V ± 5%，为使电源的纹波和噪声减小至最低程度，该
引脚应使用 10uF 电容并联 0.1uF 电容进行去耦
13,14 V2P/V2N 输入 A 相电压信道的正、负模拟输入引脚。完全差动输入方式，正常工作最大输入 Vpp 为± 1.5V， 两个引脚内部都有 ESD 保护电路,最大承受电压为± 6V
15 AGND 电源 模拟电路(即ADC 和基准源)的接地参考点
16,17 V4P/V4N 输入 B 相电压信道的正、负模拟输入引脚。完全差动输入方式，正常工作最大输入 Vpp 为± 1.5V， 两个引脚内部都有 ESD 保护电路,最大承受电压为± 6V
18 AVCC 电源 该引脚提供 ATT7022B 模拟电路的电源，正常工作电源电压应保持在 5V ± 5%，为使电源的纹波和噪声减小至最低程度，该引脚应使用 10uF 电容并联 0.1uF 电容进行去耦
19,20 V6P/V6N 输入 C 相电压信道的正、负模拟输入引脚。完全差动输入方式正常工作最大输入Vpp为± 1.5V， 两个引脚内部都有ESD保护电路,最大承受电压为± 6V
21，22 V7P/V7N 输入 第七路 ADC的正、负模拟输入引脚。完全差动输入方式，正常工作最大输入Vpp为± 1.5V,两个引脚内部都有ESD保护电路,最大承受电压为± 6V
23 GND 电源 数字地引脚
24 TEST 输入 测试管脚，正常应用接地。 内有 47K 下拉电阻
25 NC --- 不连接
26 SEL 输入 三相三线低电平，三相四线高电平选择。 内部 300K 上拉电阻
27 CF1 输出 有功电能脉冲输出，其频率反映合相平均有功功率的大小，常用于仪表有功功率的校验，也可以用作有功电能计量
28 CF2 输出 无功电能脉冲输出，其频率反映合相平均无功功率的大小，常用于仪表无功功率的校验也可以用作无功电能计量
29 NC --- 不连接
30 CF3 输出 CF3：基波有功电能脉冲输出，其频率反映基波的合相平均有功功率的大小，常用于仪表基波有功功率的校验，也可以用作基波有功电能计量 CF3 也可配置为 RMS 视在电能脉冲输出
31 CF4 输出 CF4:基波无功电能脉冲输出,其频率反映基波的合相平均无功功率的大小,常用于仪表基波无功功率的校验,也可以用作基波无功电能计量。 CF4 也可配置为 PQS 视在电能脉冲输出。
32 NC --- 不连接
33 VDD 电源 内核电源输出 3.0V。外接 10F 电容并联 0.1uF电容进行去耦
34 VCC 电源 数字电源引脚；正常工作电源电压应保持在 5V ± 5%，该引脚应使用 10uF 电容并联 0.1uF 电容进行去耦
35 CS 输入 SPI 片选信号，低电平有效，内部上拉 200K 电阻
36 SCLK 输入 SPI 串行时钟输入（施密特）， 注意：上升沿放数据，下降沿取数据
37 DIN 输入 SPI 串行数据输入（施密特），内部下拉 200K 电阻
38 DOUT 输出 SPI 串行数据输出，CS 为高时高阻输出
39 VDD 电源 内核电源输出 3.0V。外接 10uF 电容并联 0.1uF电容进行去耦
40 REVP 输出 当检测到任意一相的有功功率为负时，输出高电平；当检测到各相有功功率都为正时，该引脚的输出又将复位到低电平
41 VCC 电源 数字电源引脚；正常工作电源电压应保持在 5V ± 5%，该引脚应使用 10uF 电容并联 0.1uF 电容进行去耦
42 OSCI 输入 系统晶振的输入端或是外灌系统时钟输入晶振频率为
24.576MHz
43 OSCO 输出 晶振的输出端
44 GND 电源 数字地引脚
∵I=
| U |
| R |
∴要使电流表的示数增加，应减小电路中的总电阻，
∵串联电路中电阻越串总电阻越大，并联电路中电阻越并越小，
∴需要再R0两端并联一个电阻，故AB不正确；
∵并联电路中总电阻越并越小、小于任何一个分电阻，
∴为使电流表的示数略有增加，应并联一个比R0大得多的电阻，故C不正确，D正确．
故选D．
