数字电路有三种状态：高电平、低电平和高阻状态。但有些场合却不希望出现高阻状态，通过上拉电阻或者下拉电阻就可以使电路处于稳定的状态，具体视设计要求而定。输出高电平是要有足够的电流给后面的输入口，输出低电平要限制住吸入电流的大小
上下拉电阻的应用道理类似，下面就以上拉电阻为例说明：
1.上拉电阻的作用
① 当前端逻辑输出驱动输出的高电平低于后级逻辑电路输入的最低高电平时，就需要在前级的输入端接上拉电阻，以提高输出高电平的值；同时提高芯片输入信号的噪声容限，以增强抗干扰能力。
②为加大高电平输出时引脚的驱动能力，有的单片机引脚上也常使用上拉电阻。
③OC门必须加上上拉电阻是引脚悬空有确定的状态，实现“线与”功能。
④在CMOS芯片上，为了防止静电造成损坏，不用的引脚不能悬空，一般都要接上上拉电阻降低输入阻抗，提供泄荷通路。
⑤引脚悬空比较容易受到外界电磁干扰，加上拉电阻可以提高总线的抗电磁干扰能力。
⑥长线传输中电阻不匹配容易引起反射波阻抗，加上下拉电阻是电阻匹配，有效的抑制反射波干扰
下拉电阻：和上拉电阻的原理差不多，只是拉到GND去而已，那样电平就会被拉低。 下拉电阻一般用于设定低电平或者是阻抗匹配(抗回波干扰)。
拉电阻是用来解决总线驱动能力不足时提供电流的。一般说法是拉电流，下拉电阻是用来吸收电流的，也就是灌电流。
一、上拉电阻的作用：
在CMOS芯片上，为了防止静电造成损坏，不用的管脚不能悬空，一般接上拉电阻以降低输入阻抗， 提供泄荷通路。芯片的管脚加上拉电阻来提高输出电平，从而提高芯片输入信号的噪声容限，增强抗干扰能力；提高总线的抗电磁干扰能力，管脚悬空就比较容易接受外界的电磁干扰。
二、下拉电阻的作用：
提高芯片输入信号的噪声容限：输入端如果是高阻状态，或者高阻抗输入端处于悬空状态，此时需要加上拉或下拉，以免收到随机电平而影响电路工作。
同样如果输出端处于被动状态，需要加上拉或下拉，如输出端仅仅是一个三极管的集电极。从而提高芯片输入信号的噪声容限增强抗干扰能力。
三、区别：
1、含义不同；
上拉电阻：将一个不确定的信号，通过一个电阻与电源VCC相连，固定在高电平；
下拉电阻：将一个不确定的信号，通过一个电阻与地GND相连，固定在低电平；
2、作用不同：
上拉是对器件注入电流；灌电流；当一个接有上拉电阻的IO端口设置为输入状态时，它的常态为高电平；
下拉电阻：下拉是从器件输出电流；拉电流；当一个接有下拉电阻的IO端口设置为输入状态时，它的常态为低电平；
原理
在上拉电阻所连接的导线上，如果外部组件未启用，上拉电阻则“微弱地”将输入电压信号“拉高”。当外部组件未连接时，对输入端来说，外部“看上去”就是高阻抗的。这时，通过上拉电阻可以将输入端口处的电压拉高到高电平。如果外部组件启用，它将取消上拉电阻所设置的高电平。通过这样，上拉电阻可以使引脚即使在未连接外部组件的时候也能保持确定的逻辑电平。
以上内容参考：百度百科-上拉电阻
