74ls112三进制计数器原理。根据查询相关信息显示：触发器堆叠起来组成分频器有个特点，把靠近初始信号源的触发器视作低位，远离时钟源的末尾信号源视作高位，看成一个二进制数。例如是8分频器，有3个JK触发器。3个触发器的Q输出端排列成的数字随着信号源的上升沿（下降沿）不断产生，这个二进制数是：（末端）000（前端），001，010，011，100，101，110，111，回到000是一个八进制计数器。我现在要组成十四分频，只要得到了七分频，再二分频就可以了。
jk触发器74ls112特点是没有外来触发，输出状态保持不变。d触发器74ls74的特点是具有记忆功能。jk触发器74ls112采用集基耦合双稳电路，当没有外来触发时，输出状态可以一直保持不变。d触发器74ls74采用两个稳定状态的信息存储器件，具有记忆功能，是构成多种多样时序电路的最基本逻辑单元。在使用电子元器件触发器时要注意触发器体内禁止使用COMMIT、ROLLBACK、SAVEPOINT语句，也禁止直接或间接地调用。
