三态驱动缓冲电路首先是一个俱备比较强驱动能力的电路，其次，它俱备一个使能端，当使能无效的时候，其输出端是高阻（HZ）状态。这样，其输出就俱备高、低、高阻三种状态。
对于总线，往往其上连接多个输入、输出端口，多输入问题不大，多输出就可能存在相互的竞争，导致逻辑混乱。
为解决多输出的竞争问题，有两个思路。其一是采用三态输出驱动，每个时刻最多只有一个输出是高或低的有效电平，其余输出全部是高阻态，这样可以避免逻辑竞争，但必须合理控制各输出驱动器的使能端；其二是采用OC门（集电极开路）或OD门（漏极开路），这两种门电路的特点是只有低电平是有效驱动，高电平需要外部上拉电阻驱动，采用这种结构的好处是不需要控制使能端，而且各输出端中的低电平输出占优势，相当于一个“与门”。
上述两种方案各有优缺点，总体来说，OC门输出的上拉电阻是个问题，阻值太大速度受影响，阻值太小驱动能力又受限制。所以，用三态门相对来说是个更好的方案。
缓冲器 数字电路
《数字电子技术基础（第2版）学习指导与解题指南》
另外，CMOS门电路输出的低电平也受输入端数目的影响。输入端数越多，则串联的NMOS管越多，输出的低电平电压也越高。为了避免经过多次串、并联后带来的电平平移和对输出特性的影响，实际的CMOS门电路常常引入反相器作为每个输入端和输出端的缓冲器，大大改善了CMOS门电路的电气特性（比如电压传输特性、输入特性、输出特性、动态特性等）。
缓冲器分为两种，常用缓冲器（常说缓冲器）和三态缓冲器。常规缓冲器总是将值直接输出，用在推进电流到高一级的电路系统。三态缓冲器除了常规缓冲器的功能外，还有一个选项卡通输入端，用E表示。当E=0和E=1时有不同的输出值。
当E=1时，选通，其输入直接送到输出；
若E=0，缓冲器被阻止，无论输入什么值，输出的总是高阻态，用Z表示。高阻态能使电流降到足够低，以致于象缓冲器的输出没有与任何东东相连。
