用74LS192设计一个模24减计数

核心提示----要用两块带并行输入的BCD码计数器74LS192芯片,一块8位数比较器74LS682,两块BCD七段译码器,两个数码管,一块与非门74LS00,两个开关,一个置数,另一个加或减计数切换.四个BCD码拨码开关,脉冲发生电路用555做做

----要用两块带并行输入的BCD码计数器74LS192芯片,一块8位数比较器74LS682,两块BCD七段译码器,两个数码管,一块与非门74LS00,两个开关,一个置数,另一个加或减计数切换.四个BCD码拨码开关,脉冲发生电路用555做做,另外还需要一些电阻电容等元件.----思路是这样的,用555做时钟信号发生器,通过选择开关(加或减计数)把CP脉冲加到计数器,计数器置数时,先将置数开关合上,再通过BCD拨码开关置数,置数完成后将置数开关复位.计数器的输出要通过七段译码器送到数码管显示,这样你可以看到现在的计数状态,同时还要将计数器的输出信号送到比较器与所设的上限数值进行比较,将比较的结果再通过继电器输出,同时还将结果送到脉冲信号发生器,可控制计数脉冲的启停.最大设定值是99,最小0.----你可以先自己查下芯片资料,然后设计一下试试,到时候再交流一下,我把图纸传给你.你最好动手做一下,这样能提高你的动手能力.

74LS192芯片是一个具有双计数功能的芯片,既可以做加计数,也可以做减计数。

1、A、B、C、D 置数输入端,管脚悬空相当于接低电平“0”;

2、Qa、Qb、Qc、Qd 数字信号输出端

3、~BO借位信号输出端

4、~CO? 进位信号输出

5、~Load? 置数端,低电平有效

6、DOWN? 减计数时钟信号输入端

7、UP? 加计数时钟信号输入端

8、CLR? 置0端,高电平有效

 
友情链接
鄂ICP备19019357号-22