在数字电路理论中，组合逻辑电路(combinatorial
logic
或
combinational
logic)是一种逻辑电路，它的任一时刻的稳态输出，仅仅与该时刻的输入变量的取值有关，而与该时刻以前的输入变量取值无关。这种电路跟时序逻辑电路相反，时序逻辑电路的输出结果是依照目前的输入和先前的输入有关系。从电路结构分析，组合电路由各种逻辑门组成，网络中无记忆元件，也无反馈线。
逻辑电路按其逻辑功能和结构特点可分为组合逻辑电路和时序逻辑电路。
单一的与门、或门、与非门、或非门、非门等逻辑门不足以完成复杂的数字系统设计要求。组合逻辑电路是采用两个或两个以上基本逻辑门来实现更实用、复杂的逻辑功能。
一、组合逻辑电路的基本特点
组合逻辑电路是由与门、或门、非门、与非门、或非门等逻辑门电路组合而成的，组合逻辑电路不具有记忆功能，它的某一时刻的输出直接由该时刻电路的输入状态所决定，与输入信号作用前的电路状态无关。
二、组合逻辑电路的分析方法
组合逻辑电路的分析方法一般按以下步骤进行：
1． 根据逻辑电路图，由输入到输出逐级推导出输出逻辑函数式。
2． 对逻辑函数式进行化简和变换，得到最简式。
3． 由化简的逻辑函数式列出真值表。
4． 根据真值表分析、确定电路所完成的逻辑功能。
