常规CMOS逻辑采用互补型MOS管，任何时刻都有确定且不变的逻辑状态，此为静态逻辑。但还可利用栅电容的电容存储效应，构成动态逻辑，即逻辑状态在一定时间内可以保持，但随着时间推移，逻辑状态会发生改变，此即为动态电路。动态电路结构简单，但对工作时序有更严格的要求。
ttl电路和cmos电路的区别
CMOS电路主要有 动态功耗 和 静态功耗 组成，动态功耗又分为 开关功耗、短路功耗 （内部功耗）两部分；
1动态功耗
动态功耗包括：开关功耗或称为反转功耗、短路功耗或者称为内部功耗；
开关功耗：电路在开关过程中对输出节点的负载电容充放电所消耗的功耗。比如对于下面的CMOS非门中：
当Vin=0时，PMOS管导通，NMOS管截止；VDD对负载电容进行充电；
当Vin=1时，PMOS管截止，NMOS管导通；VDD对负载电容进行放电；
这样开关的变化，电源的充放电，形成了开关功耗，开关功耗的计算公式如下：
在上式中，VDD为供电电压，Cload为后级电路等效的电容负载大小，Tr为输入信号的翻转率；
2短路功耗
由于输入电压波形并不是理想的阶跃输入信号，有一定的上升时间和下降时间，在输入波形上升下降的过程中，在某个电压输入范围内， NMOS和PMOS管都导通 ，这时就会出现电源到地的直流导通电流，这就是开关过程中的短路功耗。
P管的载流子为空穴，N管的载流子为电子，电子的迁移率大概为空穴的25倍，为了使开关的上升时间和下降时间匹配，N管的长度要为P管长度的2倍以上；
3静态功耗
在CMOS电路中，静态功耗主要是漏电流引起的功耗
对于常规cmos电路，在稳态时不存在直流导通电流，理想情况下静态功耗为0，但是由于泄露电流的存在，使得cmos电路的静态功耗并不为0。CMOS泄露电流主要包括：反偏PN结电流和MOS管的亚阈值电流，所以静态功耗主要由这两部分组成。对于深亚微米MOS器件，还存在很多二级效应引起的附加泄露电流。
静态功耗的计算公式如下，Ipeak为泄漏电流：
原文链接： CMOS电路的功耗_bleauchat的博客-CSDN博客
为什么CMOS门电路的输入端通过电阻接地时，总是相当于低电平
TTL与CMOS电路的区别
TTL：双极型器件，一般电源电压
5V，速度快（数ns），功耗大（mA级），负载力大，不用端多数不用处理。
CMOS：单级器件，一般电源电压
15V，速度慢（几百ns），功耗低，省电（uA级），负载力小，不用端必须处理。
CMOS
和
TTL
电平的主要区别在于输入转换电平。
CMOS：它的转换电平是电源电压的
1/2，因为
CMOS
的输入时互补的，保证了转换电平是电源电压的
1/2。
TTL：由于它的输入多射击晶体管的结构，决定了转换电平是
2
倍的
PN
结正向压降，大约为
14V。TTL
电源只有
5V的，而且输入电流的方向是向外的！
CMOS
电路应用最广，具有输入阻抗高、扇出能力强、电源电压宽、静态功耗低、抗干扰能力强、温度稳定性好等特点，但多数工作速度低于
TTL
电路。
如果是
TTL
驱动
CMOS，要考虑电平的接口。TTL
可直接驱动
74HCT
型的
CMOS，其余必须考虑逻辑电平的转换问题。
如果是
CMOS
驱动
TTL，要考虑驱动电流不能太低。74HC/74HCT
型
CMOS
可直接驱动
74/74LS
型
TTL，除此需要电平转换。
由于
CMOS
的输入阻抗都比较大，一般比较容易捕捉到干扰脉冲，所以
NC
的脚尽量要接个上拉电阻，而且
CMOS
具有电流闩锁效应，容易烧掉
IC，所以输入端的电流尽量不要太大，最好加限流电阻。
CMOS
:H
5V
L
0V,TTL
H:43V左右,L
04V
;
TTL
双极器件、电源电压5V、速度快数ns、功耗大mA级、负载力大，负载以mA计，不用端多半可不做处理。
CMOS
单级器件、电源电压可到15V、速度慢几百nS，功耗低省电uA级、负载力小以容性负载计，不用端必须处理。
设计便携式和电池供电的设备多用CMOS芯片，对速度要求较高的最好选用TTL中的74SXXX系列。
通常用74HCXXX系列的可兼顾速度和功耗。是一种改进型的CMOS技术。
CMOS
和
TTL
电平的主要区别是输入转换电平
CMOS
的转换电平是电源电压的
1/2,
从
4000
系列的电源电压最高可达
18V,
到
74HC
的
5V,
以至
33V
和将来的
25V,
18V,
08V
等等
这是因为
CMOS
的输入是互补的,
保证转换电平是电源电压的
1/2
TTL
由于其输入多射极晶体管的结构所决定,
转换电平是
2
倍的
PN
结正向压降,
大约是
14V
左右
TTL
电源只有
5V
的,
而且输入的电流方向是向外的
cmos电路，为什么输出是低电平？
就是把输入端通过电阻接到了地，COMS元件是电压控制的，输入电流很小（近乎是0），在电阻上的压差几乎是0（欧姆定律），也就是电阻两端电位相等，地就是0电位，就是低电平。
因为CMOS电路输入阻抗很高，输入端通过电阻接地时，所以相当于低电平。
CMOS是高阻抗电路，输入端通过电阻接地就是把输入端下拉到低电平，因为这个电阻远小于输入阻抗。
扩展资料：
由于两管栅极工作电压极性相反，故将两管栅极相连作为输入端，两个漏极相连作为输出端，如图1(a)所示，则两管正好互为负载，处于互补工作状态。
当输入低电平(Vi=Vss)时，PMOS管导通，NMOS管截止，输出高电平，如图1(b)所示。 ·
当输入高电平（Vi=VDD）时，PMOS管截止，NMOS管导通，输出为低电平，如图1(c)所示。
两管如单刀双掷开关一样交替工作，构成反相器。
-CMOS电路
TTL与CMOS电路怎么区分
个人觉得左边两个非门应该都是接地的，没有显示出来，如果两个输入都是0，那么都断开与地连接的开关，也就是没有连通地，1&1，就能输出高电平；有一个是1，那么就连接开关接地，电流方向就是从最上方的Udd,通过电阻连接到任意一个地上，也就是连接到与非门的地上，由于接地了就输出低电平。电源不能直接接地，所以要上拉电阻。
CMOS电路图与CMOS电路图的主要参数
1、CMOS是场效应管构成(单极性电路)，TTL为双极晶体管构成（双极性电路）
2、COMS的逻辑电平范围比较大（5～15V），TTL只能在5V下工作
3、CMOS的高低电平之间相差比较大、抗干扰性强，TTL则相差小，抗干扰能力差
4、CMOS功耗很小，TTL功耗较大（1～5mA/门）
5、CMOS的工作频率较TTL略低，但是高速CMOS速度与TTL差不多相当
6、CMOS的噪声容限比TTL噪声容限大
7、通常以为TTL门的速度高于“CMOS门电路。影响TTL门电路工作速度的主要因素是电路内部管子的开关特性、电路结构及内部的各电阻阻数值。电阻数值越大，工作速度越低。
扩展资料：
CMOS使用注意事项
1、COMS电路时电压控制器件，它的输入总抗很大，对干扰信号的捕捉能力很强。所以，不用的管脚不要悬空，要接上拉电阻或者下拉电阻，给它一个恒定的电平。
2、输入端接低内组的信号源时，要在输入端和信号源之间要串联限流电阻，使输入的电流限制在1mA之内。
3、当接长信号传输线时，在COMS电路端接匹配电阻。
4、当输入端接大电容时，应该在输入端和电容间接保护电阻。电阻值为R=V0/1mAV0是外界电容上的电压。
5、COMS的输入电流超过1mA，就有可能烧坏COMS。
参考资料：
-TTL电路
ＯＶ９１２０采用４８脚ＬＣＣ封装，其引脚排列如图１所示。
３ 结构性能及工作原理
３．１ 内部结构
ＯＶ９１２０内置１３１２×１０３６分辨率的镜像阵列、１０位Ａ／Ｄ转换器、可调视频窗、ＳＣＣＥ接口、可编程帧速率控制、可编程／自动曝光增益控制、内外帧同步、亮度均衡计数器、数字视频端口、定时产生器、黑电平校准及白平衡控制等电路。其内部结构如图２所示。
３．２ 性能特点
ＯＶ９１２０是１３５万像素（１３１２×１０３６）、１／２英寸的ＣＭＯＳ图像传感芯片，它采用ＳＸＧＡ／ＶＧＡ格式，最大帧速率可达到３０帧／ｓ（ＶＧＡ），该芯片将ＣＭＯＳ光感应核与外围辅助电路集成在一起，同时具有可编程控制功能。ＯＶ９１２０芯片的基本参数如下�
●图像尺寸:６．６６ｍｍ×５．３２ｍｍ，像素尺寸，５．２μｍ×５．２μｍ；
●信噪比＞５４ｄＢ；
●增益调整范围:０～２４ｄＢ；
●ＳＸＧＡ输出时，阵列大小为１２８０×１０２４，ＶＧＡ输出时，阵列大小为６４０×４８０；
●供电电源电压为直流３．３Ｖ和２．５Ｖ；
●暗电流: ２８ｍＶ／ｓ；
●动态范围:６０ｄＢ。
３．３ 工作原理
ＣＭＯＳ镜像阵列的设计主要建立在逐行传送的扫描场读出系统和带同步像素读出电路的电子快门之上。而电子曝光控制算法（或系统规则）则建立在整个图（物）像亮度基础之上。在景像（或布景）正常时，一般曝光都比较理想。但在景像光线不适当时，则应通过自动曝光控制（ＡＥＣ）白／黑比调节来使其满足应用要求。对于ＶＧＡ格式的输出，ＯＶ９１２０图像传感器的视窗尺寸范围从２×２到６４０×４８０，而对于ＳＸＧＡ格式的输出，视窗范围则从２×４到１２８０×１０２４，同时可以在内部１３１２×１０３６边界内的任何地方定位。变动窗口尺寸或位置不会使帧速（或数据速率）发生变化。帧速可通过主时钟下行（ｄｏｗｎ）、插入垂直同步定时、或采用跳读技术的ＱＶＧＡ格式使其发生变动。
ＯＶ９１２０内部嵌入了一个１０位Ａ／Ｄ转换器，因而可以同步输出１０位的数字视频流Ｄ[９．．０]。在输出数字视频流的同时，还可提供像素同步时钟ＰＣＬＫ、水平参考信号ＨＲＥＦ以及垂直同步信号ＶＳＹＮＣ，以方便外部电路读取图像。
ＺＶ端口就是相机（镜头）的焦距调节视频端口。ＯＶ９１２０的ＺＶ功能能使相机透镜变焦而急速移向（或移离）目标。ＯＶ９１２０可利用外部主导机构（ｍａｓｔｅｒ ｄｅｖｉｃｅ）设定曝光时间。当ＦＲＥＸ被置位于１时，像素阵列被迅速充电，传感器保持为高以拍摄图像（或物像）。在ＦＲＥＸ转换到０时，视频数据流（ｄａｔａ ｓｔｒｅａｍ）用逐行读出方式交付到输出端口。当数据从ＯＶ９１２０视频输出端输出时，应特别注意防止图像阵列曝光影响拍摄图像数据的完整性。与画面曝光速率同步化的自动快门能够将这种影响降到最小程度。
当ＯＶ９１２０的ＲＥＳＥＴ脚拉高至ＶＣＣ时，全部硬件将复位。同时ＯＶ９１２０将清除全部寄存器，并复位到它们的默认值。实际上，也可以通过ＳＣＣＢ接口触发来实现复位。
由于ＳＣＣＥ端口能够访问内部所有寄存器，所以，ＯＶ９１２０的内部配置可以通过ＳＣＣＥ串行控制端口来进行。ＳＣＣＢ的接口有ＳＣＣＥ 、ＳＩＯ＿Ｃ 、ＳＩＯ＿Ｄ三条引线，其中ＳＣＣＥ是串行总线使能信号，ＳＩＯ＿Ｃ是串行总线时钟信号，ＳＩＯ＿Ｄ是串行总线数据信号。ＳＣＣＢ对总线功能的控制完全是依靠ＳＣＣＥ、ＳＩＯ＿Ｃ、ＳＩＯ＿Ｄ三条总线上电平的状态以及三者之间的相互配合来实现的。控制总线规定的条件如下：当ＳＣＣＥ由高电平变为低电平时，数据传输开始。当ＳＣＣＥ由低电平转化为高电平时，数据传输结束。为了避免传送无用的信息位，可分别在传输开始之前和传输结束之后将ＳＩＯ＿Ｄ设置为高电平。在数据传输期间，ＳＣＣＥ始终保持低电平，此时，ＳＩＯ＿Ｄ上的数据传输由ＳＩＯ＿Ｃ来控制。当ＳＩＯ＿Ｃ为低电平时，ＳＩＯ＿Ｄ上的数据有效，ＳＩＯ＿Ｄ为稳定数据状态。而当ＳＩＯ＿Ｃ上每出现一正脉冲时，系统都将传送一位数据。
ＯＶ９１２０有两种工作方式：主模式和从模式。主模式下，ＯＶ９１２０作为主导设备，此时ＸＣＬＫ上的外部晶振输入经过内部分频后可得到ＰＣＬＫ信号。当ＯＶ９１２０采集到图像后，在ＰＣＬＫ的下降沿到来时，系统便可依次将像素值输出，此时外部只是被动的接收信号。而在从模式下，ＯＶ９１２０则可作为从属设备，此时ＸＣＬＫ不能与外部晶振相接，但可以受外部器件，也就是主设备信号的控制。即由主导设备发送一个ＭＣＬＫ时钟信号，并在此信号的同步下依次发送像素值。
４ ＯＶ９１２０在图像采集系统中的应用
整个图像采集系统主要由ＯＶ９１２０图像传感芯片、ＣＰＬＤ控制模块、ＲＡＭ存储器、ＤＳＰ信号处理器、晶振电路等几部分组成。
在本系统中，ＯＶ９１２０作为系统的图像传感器，首先在其内部将获取的图像采样量化，然后在外部逻辑的控制下输出数字图像，并存入图像存储器。ＣＰＬＤ作为采集系统核心控制逻辑的主控模块，可用来协调其它各模块的工作。ＯＶ９１２０的ＳＣＣＢ总线参数配置是整个控制逻辑模块执行的起点，只有利用ＳＣＣＢ总线将ＯＶ９１２０配置完毕后，才能进行图像采集工作。ＯＶ９１２０采集得到的图像数据可存储到ＳＲＡＭ中以供ＤＳＰ使用，从而完成图像采集系统与ＤＳＰ识别系统之间的交互操作。其系统原理图如图３所示。
系统上电后，应首先对ＣＭＯＳ图像采集芯片进行初始化，以确定采集图像的开窗位置、窗口大小和黑白工作模式等。这些参数均受ＯＶ９１２０内部相应寄存器值的控制。由于内部寄存器的值可以通过ＯＶ９１２０芯片上提供的ＳＣＣＢ串行控制总线接口来存取，所以，ＣＰＬＤ就可以通过控制ＳＣＣＢ总线来完成参数的配置。
配置的具体方法可采用三相写数据的方式，即在写寄存器过程中先发送ＯＶ９１２０的ＩＤ地址，然后发送写数据的目地寄存器地址，接着是要写的数据。如果连续给寄存器写数据，那么，写完一个寄存器后，ＯＶ９１２０会自动把寄存器地址加１，然后在程序控制下继续向下写，而不需要再次输入地址，这样，三相写数据就变成了两相写数据。由于本系统只需对有限个不连续寄存器的数据进行更改，而对全部寄存器都加以配置会浪费很多时间和资源，所以，可以只对需要更改数据的寄存器进行写数据。而对于每一个变化的寄存器，则都采用三相写数据的方法。
系统配置完毕后，将进行图像数据的采集。在采集图像的过程中，最主要的是判别一帧图像数据的开始和结束时刻。在仔细研究了ＯＶ９１２０输出同步信号（ＶＳＹＮＣ是垂直同步信号、ＨＲＥＦ是水平同步信号、ＰＣＬＫ是输出数据同步信号）的基础上，用ＶＨＤＬ语言便可实现采集过程起始点的精确控制。
ＶＳＹＮＣ的上升沿表示一帧新的图像的到来，下降沿则表示一帧图像数据采集的开始（ＣＭＯＳ图像传感器是按列采集图像的）。ＨＲＥＦ是水平同步信号，其上升沿表示一列图像数据的开始。ＰＣＬＫ是输出数据同步信号。ＨＲＥＦ为高电平即可开始有效地数据采集，而ＰＣＬＫ下降沿的到来则表明数据的产生，ＰＣＬＫ每出现一个下降沿，系统便传输一位数据。ＨＲＥＦ为高电平期间，系统共传输１２８０位数据。也就是说：在一帧图像中，即ＶＳＹＮＣ为低电平期间，ＨＲＥＦ会出现１０２４次高电平。而下一个ＶＳＹＮＣ信号上升沿的到来则表明分辨率１２８０×１０２４的图像采集过程的结束。
实现采集的软件设计可在ＭＡＸ＋ｐｌｕｓＩＩ环境中实现。软件设计的主要工作是ＣＰＬＤ对ＯＶ９１２０的配置。在开始充电时，首先对系统进行初始化。ＣＰＬＤ的全局时钟可用２４ＭＨｚ的晶振电路产生。配置时首先配置ＳＣＣＢ，配置完毕后将ＳＣＣＥ置１。当接收到ＤＳＰ的开始采集信号后，根据同步信号的状态来判定是否开始采集数据，采集数据的同时可将数据送往ＳＲＡＭ。当ＤＳＰ接收到ＣＰＬＤ的读取信号后，即可开始读取数据，并在ＤＳＰ中完成图像的处理
